一种高效的硬布线控制CPU的设计方法

文章提出了一种硬布线逻辑CPU的设计流程，即以CPU设计工具软件LDF为核心的设计方法，其主要目的的提高硬布线逻辑CPU的设计效率。定义了一种用于描述硬布线控制逻辑的语言-MCDL，对总线优化问题进行了研究，并且给出了解决总线优化问题的近似算法。     

弹性分组环媒体接入控制专用集成电路设计

提出了一种基于IEEE802.17标准的弹性分组环媒体接入控制协议的专用芯片设计方案,并且其前端设计已经得到了FPGA硬件实验的验证.     

弹性分组环专用集成电路的可测性设计

根据弹性分组环专用集成电路的具体情况,提出了相应的可测性设计(Design for Test-ability,DFT)方案,综合运用了三种DFT技术:扫描链、边界扫描测试和存储器内建自测试。介绍了三种技术的选取理由和原理,对其具体实现过程和结果进行了详细分析。DFT电路的实现大大降低了专用集成电路的测试难度,提高了故障覆盖率。     

一种快速同步的时钟数据恢复电路的设计实现

时钟数据恢复(CDR)电路是通信传输设备中的重要部分,对于突发式的接收,基于锁相环的传统的CDR往往不能满足其快速同步的要求.对此,文章采用过采样方式基于FPGA设计实现了一种全数字化的155.52Mb/s下的CDR电路.理论分析、仿真和实验测试结果表明,该CDR电路可以有效地对相位变化实现快速同步,有很大的捕捉范围,且系统较锁相环便于集成.     

数字通信中的码速调整技术

本文从专用数字通信网的发展问题出发,就码速调整技术作了评价。重点论述了正/零/负码速调整的技术性能、应用特点以及它与正码速调整方式的比较。     

单载波UWB系统物理层帧结构设计与实现

提出了一种SC-UWB系统物理层帧结构.这种帧结构支持ECMA-368标准媒体接入控制层帧结构,包含前导序列、跟踪序列等辅助序列以实现接收端的精确同步,采取了加扰、级联编码、头校验等保护措施,不仅保证了SC-UWB物理层的高性能,而且兼顾了效率、延时和复杂度.所述帧结构已应用于国家相关重点项目中,并取得了良好的效果.     

业务穿越ATM-PON的延时和延时变化研究

ATM-PON是光纤接入网的重要技术。文章研究了业务穿越ATM-PON接入网的延时和延时变化性能，着重分析媒体接入控制协议对业务延时和延时变化性能的影响。研究结论对ATM-PON媒体接入控制协议的合理设计有很大的帮助。     

基于连续性判别的并行帧同步系统

目前关于并行帧同步方案的研究大多是针对某种具体应用的,结论缺乏一般性.同时一些新出现的帧同步问题(如10G以太网中66B码的帧同步)具有一些新特点.本文提出了一种新的并行帧同步系统构成模式MCSCI,它采用连续性判别的方法进行同步码位搜索.当将MCSCI用于66B码帧同步时,和现有模式相比以较小的面积开销获得了最佳性能.本文在理论分析和计算机仿真的基础上,研究了一系列典型参数下新旧并行帧同步系统的性能,结果表明MCSCI具有广泛的应用前景.     

单芯片MSTP系统

迅速发展的城域网多业务传送平台(MSTP)依托于SDH技术,大量应用需要经济的解决方案.方法是采用单芯片的MSTP系统将相关通信新技术、新协议进行高度集成,开发成专用芯片.单芯片MXMSTP-8可在SDH STM-1等级上提供可扩展的MSTP解决方案,从而实现完善的管理以及电信与计算机数据的融合传输.     

弹性分组环(RPR)芯片的一种实现方案

发展弹性分组环(Resilient Packet Ring RPR)技术要依赖专用集成电路.给出了一种完全符合802.17标准的RPR专用集成电路设计方案,以及主要模块详细的功能设计,并给出了芯片验证系统的设计方案.此芯片设计方案满足标准性、通用性、可扩展性,其验证系统可以实现几种不同的RPR组网方式.目前,此芯片方案已经进入组环验证阶段.