DVB-S接收系统中包同步机制的分析与实现

本文对DVB-S接收系统中包同步搜索机制的进行了深入细致的研究，分析了相关参数对搜索性能的影响，并给出一种高效且节省资源的实现结构。     

一种BCH码的新型译码方法在TPS信息提取中的应用

针对DVB-T数字电视接收机中TPS信息提取使用的BCH(127,113,t=2)码的(67,53,t=2)缩短码提出了一种新的译码算法,并给出了DVB-T接收芯片中应用该译码算法的TPS信息提取模块的FPGA实现.该算法与传统的BCH译码算法相比,它可同时纠正随机和突发错误,提高纠错能力,并且具有译码速度块,硬件实现复杂度低等优点.     

基于TMS320DM642的MPEG-4编码器设计和优化

给出在TMS320DM642 DSP平台上实现MPEG-4视频编码器所用到的优化方法.这些方法包括算法的改进及存储器的合理分配,以提高程序代码的并行性,减少计算量,重点是运动估计模块及其相关问题的设计优化.该编码器可以在CIF大小图像格式下以25f/s左右的速度进行编码,满足实时视频编码的要求.     

IEEE 802.11n MIMO-OFDM无线局域网系统的定时与频率同步

本文提出了一种针对基于IEEE 802.11n标准的MIMO-OFDM无线局域网系统的定时与频率同步方案。本文提出的同步算法基于训练序列。该算法充分利用多天线分集,使同步算法的MSE性能得到显著的改进。仿真表明本文提出的同步方案在低信噪比条件下仍具有良好的性能,并且能够有效地对抗瑞利衰落信道的影响。     

一种基于傅里叶变换和信道估计的脉冲噪声消除方法

对受到脉冲噪声干扰和未受到脉冲噪声干扰的DVB-T信号分布进行了统计、分析和比较,在此基础上结合正交频分复用符号的快速傅里叶变换和信道估计,提出了一种脉冲噪声频域消除的实现机制,最后对这种实现机制进行了仿真测试,证明了其有效性.     

减少存储量的视频解码器研究

以MPEG-2为例分析了实时解码芯片对于片外SDRAM的存储需求,提出了三种有效减少视频帧存的方案,并针对其设计要点和思路进行了阐述.通过实验,表明这些方法可以将芯片的存储需求有效降低在一片16Mbit的SDRAM中,从而大幅降低了解码芯片的实现成本.     

用于数字电视接收芯片的码流测试

用FPGA产生重复的、符合MPEG-2的传输码流数据包,经过适当的信道编码后可以作DVB-C接收系统的标准信源,并进行检测。     

基于四阶累积量的近远场源多参数联合估计算法

该文提出了一种新的基于四阶累积量的信源多参数联合估计方法,可实现信源频率、方位及距离的联合估计。该算法无需峰值搜索,适用于任意高斯噪声环境,可有效降低阵列孔径损失。算法中,通过选取特定序号阵元上的输出构造四阶累积量矩阵,有效地避免了因同时存在远场源时而出现的矩阵降秩现象,因而该算法适用于近场、远场或混合信源的参数估计。仿真结果验证了提出方法的有效性。     

内交织的几种实现方法

提出了几种实用的内交织实现方法,并对其性能进行了分析对比.其中采用一块RAM实现交织过程的方法具有较大的优越性,在ASIC设计中具有重要意义.     

采用软/硬件协同设计的RS译码器

RS码在数字通信系统中得到了广泛的应用，本文在分析RS译码过程的原理基础上，提出了采用软／硬件协同设计的方法来实现RS译码器，并与目前已有的纯硬件方案做了性能对比。