一种新型CMOS电流模带隙基准源的设计

设计了一种新型电流模带隙基准源电路和一个3bit的微调电路。该带隙基准源可以输出可调的基准电压和基准电流,避免了在应用中使用运算放大器进行基准电压放大和利用外接高精度电阻产生基准电流的缺点,同时该结构克服了传统电流模带隙基准源的系统失调、输出电压的下限限制以及电源抑制比低等问题。该带隙基准源采用0.5μm CMOS混合信号工艺进行实现,有效面积450μm×480μm;测试结果表明在3 V电源电压下消耗1.5mW功耗,电源抑制比在1 kHz下为72dB,当温度从-40～85°C变化时,基准电压的有效温度系数为30×10-6V/°C。该带隙基准电路成功应用在一款高速高分辨率模数转换器电路中。     

基于I^2C总线控制的音频处理电路设计

采用CMOS DPDM工艺,设计并实现一款高性能音频处理电路芯片,该芯片基于I2C总线控制协议,具有四声道独立立体声选择、输入音量控制、高低音音频信号处理、输出四通道平衡度调整等功能,其主要应用于高级音响系统中.在电路结构中首次采用交叉开关实现运放复用,减小了版图面积,降低了芯片成本.电路测试结果满足了各功能模块的设计要求.     

一种新型锁相环电荷泵的分析与设计

在分析传统电荷泵的一些不理想因素的基础上,提出一种新型的电路结构,以解决电荷泵的电流失配、电荷共享、电荷注入现象。本设计电路结构简单,电流匹配好,输出电压稳定。基于65nm CMOS工艺仿真结果表明:电荷泵充放电电流大小基本相等,环路稳定后输出电压Vc最大起伏为20μV。     

应用于GPS接收机的宽带低噪声放大器

本文介绍了一种适用于GPS接收机的CMOS宽带低噪声放大器,带宽设计在1．16Hz-1．7GHz。采用源极电感负反馈结构,并在输入端加入了宽带匹配网络来扩展带宽,放大器提供30dB的增益,使用了两级放大,第二级采用了电流复用技术来节省功耗,最后一级使用了源极跟随器,用来阻抗匹配。采用TSMC55nmCMOS工艺,仿真结果表明,噪声系数小于1．3dB,S21大于29dB,S11小于-10dB,1．2V电源供电下功耗为20mW。     

一种基于时间交织逐次逼近结构的高速低功耗ADC设计

本文介绍了一种采用28nm CMOS工艺实现的12位高速低功耗模数转换器。为了在低功耗的基础上实现高速模数转换,本设计选择时间交织结构为系统架构,单通道ADC采用逐次逼近结构。单通道SAR ADC采样速率90MS/s,4通道时间交织实现360MS/s的采样速率。测试结果表明,该ADC在360MS/s采样速率和33MHz输入信号频率下,测得的信噪失真比（SNDR）和无杂散动态范围（SFDR）分别为62.1dB和71.2dB,功耗为148mW。     

一种新型指数补偿BICMOS带隙基准源

在分析了带隙基准的指数曲率补偿原理的基础上,设计了一个低功耗、低温度系数、高电源抑制比的新型BICMOS带隙基准源电路.该电路基于0.6μm BICMOS工艺进行设计、仿真和实现.仿真结果表明,该带隙基准源在5V电源电压下,电源电流为50μA;温度变化范围从-40℃～110℃时,温度系数为2ppm/℃;低频电源抑制比为-105dB;负载从空载到驱动1k电阻时调整率为0.6mV.     

一种高速低功耗LVDS发射器设计

依据标准IEEE Std.1596.3-1996,提出了一种高速低电压差分信号(LVDS)发射器电路,给出电路结构、仿真数据及版图。电路采用65 nm 1P9M CMOS Logic工艺设计实现。用Spectre仿真器对发送器进行模拟仿真,仿真结果表明该发射器电路在电源电压为2.5 V的工作条件下,数据传输速率可以达到2 Gbps,平均功耗为9mW。     

一种高速低功耗LVDS接收器电路的设计

介绍了LVDS系统链路结构及数据传输原理,分析了LVDS标准对接收器电路的需求,文中基于65 nm 数字CMOS工艺设计,实现了一种高速低功耗LVDS接收器电路。仿真结果表明,在2.5 V电源电压工作下,该LVDS接收器具有2 Gbit·s^-1的数据传输速率,平均功耗为3 mW。     

一种片上集成的温度传感器设计

本设计在FinFET器件结构的标准CMOS工艺下进行,实现一种集成在片上系统内部的温度传感器。为解决寄生PNP管电流增益过小对基射电压的影响,温度传感电路基于寄生垂直NPN三极管进行设计,以动态元件匹配、斩波等技术减少电路失调,模数转换采用相关双采样技术的单环二阶单比特量化的电容型Σ△调制器结构,以提高对系统噪声的抑制能力。该温度传感器集成在片上系统内部,实现对片上系统温度的监控。电路仿真及芯片测试结果表明,该温度传感器在-55℃至+125℃的温度范围内,电路仿真精度为±0.15℃,芯片测试精度为±1.5℃。     

一种应用于高速数据通信的LVDS接收器设计

提出了一种应用于高速数据通讯的低电压差分信号(LVDS)接收器电路设计,符合IEEEStd.1596.3-1996(LVDS)标准,有效地解决了传统电路在低电源电压下不能满足标准对宽共模范围的要求以及系统的高速低功耗要求。电路采用65nm 1P9M CMOS Logic工艺设计实现,仿真结果表明该接收器电路能在符合标准的0V-2.4V的宽输入共模电平下稳定工作,在电源电压为2.5V的工作条件下,数据传输速率可以达到2Gbps,平均功耗仅为3mW。