一款10位逐次逼近型模数转换器设计

基于0.18μm CMOS工艺设计一款10位逐次逼近型模数转换器(SAR ADC),采用了阻容混合型的数模转换器(DAC)以实现面积与性能上的折衷,高位采用温度码设计以提高DAC的线性度。采用了失调电压较小的静态比较器结构,通过在DAC和比较器之间加入了高增益的前置放大器来消除比较器失调电压对ADC性能所带来的影响。仿真结果表明:在电源电压为2.8 V、采样速率为116 k S/s、输入信号频率约为57 k Hz、满摆幅为0.8 V的情况下,ADC有效位数(ENOB)达9.99位,信噪失真比(SNDR)为61.9 d B,无杂散动态范围(SFDR)为75.57 d B,总功耗约为1 m W,面积为0.069 mm~2。     

一种基于伪随机噪声注入的流水线ADC数字校准算法

流水线ADC中运算放大器在设计过程中为了满足建立速度的要求,往往无法达到较高的信号建立精度,从而导致流水线ADC中的乘法数模转换器(MDAC)出现增益误差。提出一种基于伪随机噪声注入的数字后台校准方法,对MDAC的级间增益进行校准。将该校准算法应用于一款12 bit 250 MS/s的流水线ADC,仿真结果表明,校准后流水线ADC的有效位数(ENOB)可达到11.826 bit,信噪失真比(SNDR)可达72.95 d B,无杂散动态范围(SFDR)可达89.023 d B。     

基于亚稳态检测的SAR ADC电容失配校准算法

随着工艺进程的不断推进,逐次逼近型模数转换器(SAR ADC)的电容失配对整体电路的速度和精度影响越来越大。针对SAR ADC中电容失配的问题,提出一种基于亚稳态检测的SAR ADC电容失配校准算法,在不增加模拟电路时序复杂度的情况下,有效地解决了电容失配导致的SAR ADC精度不足问题。将该算法运用于12 bit 150 MS/s SAR ADC中,模拟结果表明,有效位数(Enob)可以达到11.93 bit,无杂散动态范围(SFDR)达到92.66 dB。     

基于时延滤波的TI ADC采样时间失配校准算法

针对时间交织型模数转换器(TI ADC)子通道间的采样时间失配,提出了一种基于时延滤波的校准算法。该校准算法是一种纯片外校准算法,在片外进行FFT分析并重新拟合理想信号,提取每个子通道信号的时延偏差,再由此偏差计算每个子通道对应的FIR滤波器系数,完成时延偏差的补偿。该校准算法解决了子通道间采样时间失配导致的TI ADC精度不足的问题。将该算法应用于12 GS/s 12 bit ADC交织板。结果表明,无杂散动态范围(SFDR)平均提升了31.356 4 dBc,有效位数(ENOB)平均提升了3.177 6 bit。     

对氨基苯基卟啉镍聚合膜电极电催化测定对乙酰氨基酚

用电化学方法在玻碳电极表面制备了对氨基苯基卟啉镍聚合膜．采用循环伏安法，交流阻抗分析等方法研究了电极的电化学特性．在ＮａＯＨ底液中，聚合膜电极有一对稳定的氧化还原峰，能催化对乙酰氨基酚的电氧化．催化电流与对乙酰氨基酚的浓度在１×１０－６～２×１０－４ｍｏｌ·Ｌ－１范围内呈线性关系．电极用于扑热息痛片中对乙酰氨基酚含量的测定，结果令人满意．     

基于信息交互的智能配网可视化平台设计

为满足用户对配网运行的可视化需求，将SCADA系统和智能配网自动化系统结合，并采用融合的EPON和工业以太网技术建立配网可视化平台。系统基于JAVA开发平台，通过完全分布式的SCADA子系统进行配网运营参数采集、设备控制、参数调节以及各类信息报警，由配网终端设备检测子系统实现装置进行缺陷识别和跟踪。基于EPON和工业以太网通信技术构成“双向环形+手拉手形”实现系统数据互联度。将开发的可视化平台应用于实际中表明，系统能够有效保证电能质量，平衡用电负荷和故障后的快速复电能力，提高电网整体运营和管理水平。     

内外交困的音乐工厂

音乐的天空可以永远纯净、美好,因为那里没有侵权、盗版、销售量以及价格大战等等词汇。我们在享受飘飘仙乐的同时,不妨也关注人间声名显赫却面临——     

一个5-bit 4 GS/s的插值型模数转换器设计

设计了一款5-bit 4 GS/s的电阻插值型模数转换器(ADC),由预放大器阵列、高速比较器和编码器模块组成。定量分析了预放大器阵列的带宽和增益对ADC性能的影响,选取了最优的预放大器阵列结构,采样保持电路则选择了分布式采样,并采用电流逻辑模(CML)的比较器和编码电路。基于TSMC 65 nm工艺下进行仿真:在4 GHz的采样频率下,输入信号为200 MHz时,有效位数(ENOB)为4.85,SNDR为30.97,系统功耗为85 m W。