适于CCD相机图像压缩的位平面编码器

针对目前JPEG2000中最优截断嵌入式块编码器硬件实现效率低且占用大量资源问题,提出一种适于CCD相机图像压缩的位面编码器(BPC)。BPC结构思想是基于数据路径详细分析来获得上下文窗口的。另外,使用自主研发的地面检测设备对采用BPC结构设计的JPEG2000图像压缩系统进行实验。实验结果表明,BPC结构CCD图像压缩系统可以稳定可靠地工作,BPC具有较高的工作性能,工作频率达到75 MHz。压缩系统与传统方法相比较,平均PSNR提高了0.91 dB,非常适于CCD相机的应用。     

基于算法状态机FPGA的空间TDICCD相机控制器

针对目前基于数字信号处理(DSP)的空间时间延时积分电荷耦合器件(TDICCD)相机控制器可靠性差、资源耗费和功耗大、程序重调能力差等问题,提出了一种算法状态机现场可编程门阵列(FPGA)的空间电荷耦合器件(CCD)相机控制器。控制器使用 FPGA 代替 DSP,控制程序使用VHDL语言编写。使用自主研发的地面检测设备进行实验,实验结果表明,相机控制器可以稳定正常地工作,控制 CCD 拍摄的图像清晰,未发生串行现象。整个控制程序占用 FPGA 资源较少,占用 LUTs和 Block RAMs分别为38%和20%,满足空间 CCD相机应用的需求。