微机控制离子色谱仪自动操作与数据处理系统

用转换器和ＩＢＭＰＣ／ＸＴ微机与Ｄｉｏｎｅｘ２０２０ｉ型离子色谱仪连接组成自动控制与数据处理系统，转换器由８０３１及８２５５等芯片组成，其功能是采集数据和转送数据，软件由汇编及Ｃ语言编制。这套新系统增加了注入／记录同步，分级梯度淋洗，自动连续进样等功能以及很强的数据处理能力。     

离子色谱法快速同时测定营养药物中微量铜、锰、锌

在ＨＰＬＣ－ＣＳ５阳离子分离柱上选用５．０×１０￣（－２）ｍｏｌ／Ｌ草酸（ｐＮ为５．２４）作淋洗液分离了微量Ｃｕ￣２＋、Ｍｎ￣２＋和Ｚｎ￣２＋离子,用４－（２－吡啶偶氮基）间苯二酚作显色剂在５２０ｎｍ处连续检测,方法快速、简便、准确。本法用于施尔康片中微量Ｃｕ￣２＋、Ｍｎ￣２＋和Ｚｎ￣２＋离子的测定,结果令人满意。     

基于中文字体的Word文档数字水印算法

针对常见的中文Word文档,分析了数字水印(Digital Watermarking)技术的特点和现有文本数字水印的嵌入方式,提出了一种基于中文字体的水印嵌入方式。在此基础上设计了一套详细完整的文本数字水印算法实施方案,该方案具有良好的隐蔽性、安全性以及一定的鲁棒性。     

钯-碳/NaHCO3催化下2,4-二氯嘧啶的区域选择性脱氯反应：一种合成2-氯嘧啶的有效方法

本文报道了一种合成2-氯嘧啶的有效方法。易得原料2,4-二氯嘧啶在钯-碳/NaHCO3作用下可以区域选择性地脱除2位氯原子得到2-氯嘧啶。2-氯嘧啶可以用作多种复杂嘧啶衍生物的有效合成砌块。     

关于激光捷联惯性导航系统姿态算法的分析

圆锥误差和量化误差是激光捷联惯性导航系统姿态解算误差的两个最主要的误差源.从分析圆锥误差产生的机理出发,分别分析了以角度和角速度为计算参数的圆锥误差补偿算法,并对量化误差对圆锥误差补偿算法的影响进行了研究.通过理论分析和数字仿真,得出在实际工程应用中,采用角速度为输入信息的激光捷联惯性导航系统姿态算法应该在考虑量化误差的情况下,采用以角速度为计算参数的圆锥误差补偿算法.     

一般欧氏空间点集凸包的快速实时算法

点集凸包算法是被Shmaos等称之为计算几何中的基本问题之一,这是由于它在计算机辅助设计、计算机图形学、模式识别和运筹学等领域中有着十分广泛的应用。 对于2、3维凸包算法的研究已有许多成果,给出了各种不同意义下的最佳算法(参见[2])。但是对于高维空间点集凸包算法的研究却甚少,目前只有两种算法在计算几何中得到应用。造成这种局面的因素乃是高维空间的抽象性质,缺少2,3维空间的那种几     

不同能量质子辐照诱发CCD图像传感器性能退化实验与分析

为了评估电荷耦合器件(CCD)在空间科学探测以及航天卫星成像等空间辐射环境中应用的可靠性,揭示了CCD转换增益以及线性饱和输出等重要性能参数的退化机制及其实验规律。辐照实验在质子回旋加速器上进行,质子能量为60 MeV和100 MeV,质子注量分别为1×10¹⁰ cm^-2、5×10¹⁰ cm^-2和1×10¹¹ cm^-2。将CCD的主要性能参数在两个不同能量质子辐照后进行比较,实验结果表明,CCD的性能参数对质子辐照产生的电离损伤和位移损伤非常敏感,辐照后转换增益和线性饱和输出明显下降,且暗信号尖峰和暗电流明显增大。此外,分析了质子辐照CCD诱发的电离损伤和位移损伤,给出了CCD性能参数退化与质子辐照能量和注量的变化关系曲线。     

增强型Cascode结构氮化镓功率器件的高能质子辐射效应研究

针对增强型共栅共源(Cascode)级联结构和耗尽型AlGaN/GaN功率器件,利用60 MeV能量质子开展辐射效应研究.获得了经质子辐照后器件电学性能的退化规律,并与常规耗尽型HEMTs器件辐照后的电学性能进行了比较,发现增强型Cascode结构器件对质子辐照更加敏感,分析认为级联硅基MOS管的存在是其对质子辐照敏感的主要原因.质子辐照使硅基MOS管栅氧化层产生大量净的正电荷,诱导发生电离损伤效应,使其出现阈值电压负向漂移及栅泄漏电流增大等现象.利用等效(60 MeV能量质子,累积注量1×10¹² p/cm²)剂量的⁶⁰Co γ射线辐射器件得到电离损伤效应结果,发现器件的电学性能退化规律与60 MeV能量质子辐照后的退化规律一致.通过蒙特卡罗模拟得到质子入射在Cascode型器件内诱导产生的电离能损和非电离能损,模拟结果表明电离能损是导致器件性能退化的主要原因.     

C－DOCSIS设备在广电网络中的广覆盖试验及测试分析

随着C—DOCSIS技术工程应用的发展完善及产品的成熟,因其较好的网络适应能力、优质高效的数据传输特性及产品较高的性价比,C—DOCSIS设备在全国各地广电网络的双向改造中已开始规模推广应用．     

A 0.6 V 10 bit 1 MS/s monotonic switching SAR ADC with common mode stabilizer in 0.13 μm CMOS

This paper presents a 0.6 V 10 bit successive approximation register （SAR） ADC design dedicated to the wireless sensor network application. It adopts a monotonic switching scheme in the DAC to save chip area and power consumption. The main drawback of the monotonic switching scheme is its large common mode shift and the associated comparator offset variation. Due to the limited headroom at the 0.6 V supply voltage, the conventional constant current biasing technique cannot be applied to the dynamic comparator. In this design, a common mode stabilizer is introduced to address this issue in low-voltage design. The effectiveness of this method is verified through both simulation and measurement results. Fabricated with 1P8M 0.13 μm CMOS technology, the proposed SAR ADC consumes 6.3 μW at 1 MS/s from a 0.6 V supply, and achieves 51.25 dB SNDR at the Nyquist frequency and FOM of 21 fJ/conversion-step. The core area is only 120 × 300 μm^2.