排序方式: 共有9条查询结果,搜索用时 552 毫秒
1
1.
文中采用硬件方法对人工耳蜗语音信号处理的CIS算法加以实现.分析了人工耳蜗的基本组成和CIS算法的原理,采用二阶节级连的形式来实现各通道的IIR滤波器,降低系数间的差异;采用乒乓操作来减少存储器的需求;兼容SPEAK策略,具有灵活的调节能力.仿真结果满足精度和频率的要求. 相似文献
2.
3.
4.
针对基于静态结构特征的机器学习方法对门级硬件木马检测结果检测率不高的问题,提出了一种基于级联结构特征的硬件木马检测方法。利用共现矩阵进行特征构建,并使用多对多结构的堆叠式长短期记忆网络(Long Short-Term Memory, LSTM)进行木马特征的训练与识别。实验结果表明,该方法在Trusthub的15个基准网表中获得了93.1%的平均真阳性率(TPR)、99.0%的平均真阴性率(TNR)和79.3%的F1-score。实验结果优于现有方法。 相似文献
5.
7.
基于快速舍入的双精度浮点乘法器的设计 总被引:1,自引:1,他引:0
文章设计了一个基于快速合入的双精度浮点乘法器。它通过预测和选择实现快速舍入。克服了传统合入方法舍入模式单一、舍入逻辑复杂、硬件开销大等不足,显著地提高了浮点乘法器的性能。该浮点乘法器采用四级流水线,在0.180μm CMOS工艺下综合实现,关键路径延迟为3.15ns。 相似文献
8.
针对有实时性需求的精简指令集计算机(Reduced Instruction Set Computer, RISC)-V处理器中断响应延迟过长的问题,本文改进了中断响应中中断服务程序跳转地址计算的方式,扩展了不可屏蔽中断(Non-Maskable Interrupt,NMI)响应时的控制寄存器,提出了硬件矢量中断以及NMI相关控制寄存器扩展。硬件矢量中断提高了中断的响应速度,减少了中断响应的延迟。NMI扩展控制寄存器减少了NMI的响应延迟,减少了软件需要进行的保存现场操作。利用VCS仿真验证了中断优化的正确性以及性能。仿真结果表明,硬件矢量中断响应时间缩短了84.4%,响应速度提高为原本的6倍,NMI扩展控制寄存器减少了31个时钟周期的响应时间以及32个时钟周期的返回时间。 相似文献
9.
以专用指令集处理器(ASIP)为核心的SoC系统是基于特定应用,设计嵌入式处理器的一个重要发展方向。给出了一种高效的系统级指令集模型设计空间搜索和体系结构仿真的方法。该方法可以在设计的早期阶段对软件和硬件进行协同设计和仿真,针对应用优化系统性能。利用该方法成功设计的ASIP系统,完成基4-64点DIF FFT需要310个时钟周期。 相似文献
1