排序方式: 共有4条查询结果,搜索用时 0 毫秒
1
1.
2.
该文提出一种高性能硬件加密引擎阵列架构,为大数据应用提供了先进的安全解决方案。该模块架构包括一个高速接口、一个中央管理和监视模块(CMMM)、一组多通道驱动加密引擎阵列,其中CMMM将任务分配给加密引擎,经由专用算法处理后再将数据传回主机。由于接口吞吐量和加密引擎阵列规模会限制模块性能,针对PCIe高速接口,采用MMC/eMMC总线连接构建阵列,发现更多加密引擎集成到系统后,模块性能将会得到提升。为验证该架构,使用55 nm制程工艺完成了一个PCIe Gen2×4接口的ASIC加密卡,测试结果显示其平均吞吐量高达419.23 MB。 相似文献
3.
用参数补偿式来实现高精度集成运算放大器是一种较好的低漂移方案。由于无法识别齐纳二极管短路内调零的最佳调零组态,以致于产品的优品率较低,不利于批量生产。本文针对这一难题,根据齐纳二极管短路内调零的基本原理,独立地设计了系统的硬件和软件。系统完整地模拟了集成运放齐纳二极管短路内调零的各种可能组态,并进行了优化,实验结果符合实际状况,系统具有快速可靠自动的特点,大大提高了工作效率,提高了器件优品率和可靠性,为今后生产高精度集成运放提供了一种新的CAD/CAM手段。本文将微机应用于工艺过程中来控制集成运放的失调漂移,在已见到的文献中,尚属首次。 相似文献
4.
三线制同步串行通信控制器接口设计 总被引:1,自引:0,他引:1
为解决没有三线制同步串口的微处理器与外围串行设备通信困难的问题,通过研究三线制同步串行通信的机理,首先构建基于传统设计所实现的硬件电路接口,然后利用可编程逻辑器件PLD,设计基于CPLD/FPGA的三线制同步串行通信控制嚣通用接口.通过对各功能模块的详细介绍,实现硬件电路的小型化和灵活移植性,减小了整个系统的体积和功耗.经实际项目使用,结果表明基于该接口结构实现了微处理器与外围串行设备间的三线制同步串行通信的功能. 相似文献
1