一种低静态电流、高稳定性的LDO线性稳压器

该文提出了一种低静态电流、高稳定性低压差(LDO)线性稳压器。LDO中的电流偏置电路产生30nA的低温度漂移偏置电流,可使LDO的静态工作电流降低到4A。另外,通过设计一种新型的动态Miller频率补偿结构使得电路的稳定性与输出电流无关,达到了高稳定性的设计要求。芯片设计基于CSMC公司的0.5m CMOS混合信号模型,并通过了流片验证。测试结果表明,该稳压器的线性调整和负载调整的典型值分别为2mV和14mV;输出的最大电流为300mA;其输出压差在150mA输出电流,3.3V输出电压下为170mV;输出噪声在频率从22Hz到80kHz间为150VRMS。     

一种用于流水线A/D转换器的低功耗采样/保持电路

文章介绍了一种适用于10位20MS／s流水线A／D转换器的采样／保持（S／H）电路。该电路为开关电容结构，以0．6μm DPDM CMOS工艺实现。采用差分信号输入结构，降低对共模噪声的敏感度，共模反馈电路的设计稳定了共模输出，以达到高精度。该S／H电路采用低功耗运算跨导放大器（OTA），在5V电源电压下，功耗仅为5mW。基于该S／H电路的流水线A／D转换器在20MHz采样率下，信噪比（SNR）为58dB，功耗为49mW。     

一个提高CMOS图像传感器的动态范围的算法

文章提出了一种新的提高CIOS图像传感器动态范围的算法。这种算法在每个传感器像素的积分期间，以时间间隔的指数方式进行采样，比较采样值和参考电压，若采样值小于参考电压，则将采样值输出。采用这种算法．当在每个积分周期采样N次时，最大可以提高CIOS图像传感器的动态范围2^N-1倍。     

一种有效的八位MCU桶形移位器 BIST 电路

针对8位微控制器（MCU）数据通道中桶形移位器的可测试性问题，提出了一种新颖的确定性内置自测试（BIST）电路设计方案，并对其进行了验证。该方案采用5个D触发器，在16个测试时钟周期内产生16个测试矢量，可完成对8位桶形移位器100％故障覆盖率测试。本论文的电路设计方案也可应用于一般2^N位（N≥4）桶形移位器的可测试设计。     

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小.     

一种中心值精确可调的高性能带隙基准电压源

不同的集成电路制造工艺,对平衡温度时的带隙基准电压值有影响.为此,本文提出了通过改变带隙基准电压输出级电路结构的方法,实现了在基准电路内部可精确调整基准电压中心值,以满足在不同工艺条件下电路系统对基准电压中心值的精度要求.本芯片根据CSMC公司0.50μm CMOS混合信号工艺模型设计并进行流片.测试结果表明,本文提出的方法能调整基准电压中心值.利用这种方法,可以实现带隙基准电压中心值宽范围的可调,使基准电压的输出完全符合系统所需.     

n-GaN上Ti/Al电极的表面处理与退火

实验研究了不同表面处理方法和不同退火条件对GaN上的Ti/Al电极的影响,用CH3CSNH2/NH4OH处理后的GaN材料的荧光光谱强度最高,在该材料上制作的Ti/Al电极的欧姆接触电阻率最小.通过欧姆接触电阻率,I-V曲线,X射线衍射等手段,分析了GaN与Ti/Al 电极接触表面在退火过程中的固相反应,提出了二次退火的方法.     

一种具有750mA输出电流,双模式PWM/PFM控制的高效率直流-直流降压转换器

提出了一种输出电流可达750mA,脉宽调制（PWM）和变频调制（PFM）双模式控制的,高效率、高稳定性直流-直流降压转换器.该转换器在负载电流大于80mA时,采用开关频率为1MHz的PWM工作模式;在负载电流小于80mA时,采用开关频率减小和静态电流降低的PFM工作模式,实现了在整个负载电流变化范围（0.02~750mA）内,转换器均保持高效率.而且采用一种快速响应的电压模式控制结构,达到了优异的线性和负载调整特性.芯片采用CSMC公司0.5μm CMOS 2P3M混合信号工艺物理实现.测试结果表明,该电路可根据负载的变化在PWM和PFM模式下自动切换.最大转换效率达96.5%;当负载电流为0.02mA时,转换效率大于55%.该芯片特别适合电池供电的移动系统使用.     

一种新型的全片内低噪声CMOS低压差线性稳压器

提出了一种全片内集成的低噪声CMOS低压差线性稳压器(LDO).首先建立传统LDO的噪声模型,分析了关键噪声来源并提出采用低噪声参考电压源来降低LDO输出噪声的方法.其次,提出一种带数字校正的基于阈值电压的低噪声参考电压源,用TSMC 0.18μm RF CMOS工艺设计并完成了为低相位噪声锁相环(PLL)电路供电的全片内集成低噪声LDO的流片和测试.该LDO被集成于高性能射频接收器芯片中.仿真结果表明,LDO的输出噪声低于26nV/√Hz@100kHz,14nV/√Hz@1MHz,电源抑制比达到-40dB@1MHz,全频率范围内低于-34dB.测试结果表明采用该低噪声LDO的PLL电路与采用传统LDO的PLL电路相比,其相位噪声降低6dBc@lkHz,低2dBc@200kHz.     

应用于流水线模数转换器的快速前后台组合数字校正

本文描述了一种用于流水线模数转换器的快速数字校正技术。所提出的数字校正方法利用了前台和后台校正,可以纠正由于MDAC中电容失配和运放有限增益所产生的非线性。在本文的组合校正算法中,提出了新型带有信号平移相关算法的并行数字后台校正技术,它的校正周期非常短。本文的数字校正方法以一个14位100Msps流水线模数转换器为例。本文的数字后台校正通过三种方式达到高速的收敛速度。首先,提出了改进型1.5位流水线子级,目的是在信号通路中注入大幅值的伪随机抖动信号而不产生失码;其次,在校正级输出信号进行相关运算之前先根据校正级的输入信号范围进行平移,从而使相关运算达到高速的收敛速度;最后,前端流水线子级同时进行校正,而不是逐级进行校正,从而降低数字后台校正周期。仿真结果证明组合校正具有快速的启动过程和非常短的后台校正周期。