宽工作电压范围单电源CMOS误差放大器

采用0.8μm标准数字CMOS工艺(VTN0=0.836V,VTP0=0.930V),设计并流片验证了具有宽工作电压范围(3～6V),可作SOC系统动态电源管理芯片内部误差放大器应用的单电源CMOS运算放大器。该误差放大器芯核同时具有适合低电压工作,并对工艺参数变化不敏感的优点。对于相同的负载情况,在3V的工作电压下,开环电压增益AD=83.1dB,单位增益带宽GB=2.4MHz,相位裕量Φ=85.2°,电源抑制比PSRR=154.0dB,转换速率Sr=2.2V/μs;在6V工作电压下,AD=85.1dB,GB=2.4MHz,Φ=85.4°,PSRR=145.3dB,Sr=3.4V/μs。     

基于图像处理的建筑物振动位移测量算法

针对地震后高层建筑物结构损伤监测问题,该文提出一种基于方向码匹配(OCM)和边缘增强匹配(EEM)算法的微小位移测量算法。该算法先将原始图像梯度信息与像素强度融合,增强图像信息;采用相位相关法进行匹配运算,匹配速度比归一化互相关法提升了96.1%;最后使用亚像素插值法,使测量结果达到亚像素精度。实验结果表明,该文算法避免了OCM和EEM算法量化过程中图像梯度信息的损失,大大提高了模板匹配精度,匹配速度比OCM提升了43.3%,比EEM提升了19.6%。     

沧州城区数据接入网总体规划

面对三网融合的挑战,单向和窄带双向有线网络已无法满足发展的要求,为此提出利用EPON+EoC的数据接入方式,既解决了沧州有线网络资金紧张的问题,又可高标准地完成NGB所提出的高速率、双向宽带的任务要求。     

新型异步电机无速度传感器低速控制算法

基于数学模型的速度估算是异步电机无速度传感器控制的核心。目前,围绕速度估算这个问题,在电机控制领域已出现模型参考自适应、自适应观测器以及扩展卡尔曼滤波等多种方法。无论采用哪种速度估算技术,速度估算系统的动静态性能、低速性能、对参数的敏感性、算法的复杂程度及实现难度都是工程师必须考虑的几个重要性能指标。文中针对低速条件下的异步电机速度估算及控制提出了一种基于无功功率闭环的异步电机无速度传感器矢量控制算法,并探讨了该方法的一些性能指标问题。     

基于模块划分方法的MPEG-2解码芯片可测性设计

以MPEG-2解码芯片为研究对象,采用基于模块划分方法进行可测性设计,包括边界扫描(JTAG)和内建自测试(BIST).根据MPEG-2系统结构的特点,把模块划分为存储器类型、信号不相关类型和信号相关类型.针对模块特性,设计不同的测试向量生成器,3种类型模块之间并行测试.测试结果表明,与未加入可测试设计的系统比较,固定故障覆盖率由81%提升到95.1%,而硬件开销仅为3%.     

无SRAM的H.264/AVC去块效应滤波器

针对H.264/AVC中的去块效应滤波器,该文提出了一种新的滤波处理顺序,能够显著减小片上数据缓存容量,并以此为基础设计了一种去块效应滤波器的VLSI硬件新结构。该结构利用数据复用机制减少对片外存储的访问量、节省处理时间,同时不使用片内SRAM,将对片内SRAM的访问降为0。仿真结果显示,该电路在工作频率为100MHz时对HDTV能较好地实现实时滤波;在0.18m工艺下,综合后的等效逻辑门数只有16.8k。     

VPLS网络常见故障分析及对策

从一例VPLS网络入手,分析了针对单个VPN的单个用户或者多个或者所有该VSI下的用户出现的常见问题及处理对策。     

沧州城区双向数据业务技术规划

针对高清电视、互动电视等业务的带宽需求,在分析沧州广电城区双向数据网络现状的基础上提出双向数据业务技术方案的规划,即IP数据网方案,介绍了双向数据传输平台的网络结构,支持的业务模式及其功能。     

碳纤维增强羟基磷灰石/聚乳酸复合生物材料的制备和力学性能

为了提高羟基磷灰石粒子和碳纤维与聚乳酸之间的粘接力和相互作用力,对羟基磷灰石和碳纤维分别进行表面改性.羟基磷灰石采用表面接枝聚乳酸的方法,结果在红外谱图中1740cm-1处出现了羰基的吸收峰,经热失重分析接枝率达到5%.碳纤维则用硝酸进行氧化处理后表面变粗糙,有效地提高了与聚乳酸基体的界面结合力.采用溶液共混-热压方法制备了碳纤维增强羟基磷灰石/聚乳酸三元复合生物材料,研究了其剪切强度随羟基磷灰石含量和体外降解时间的变化关系.复合材料的剪切强度随HA含量的增加存在一个峰值,最大剪切强度为340MPa.在37℃ PBS模拟体液中体外降解16周后,剪切强度维持在190MPa左右,有很好的强度保持性,观察复合材料的微观结构发现,聚乳酸降解后碳纤维和基体之间的界面出现空隙.     

一种适用于H.264标准的高度并行双层流水线结构CAVLC编码器

 本文提出一种适用于H.264编码器的高度并行、双层流水线的CAVLC硬件实现结构. 该结构设计了四路并行扫描统计模块,克服了以往结构每个时钟周期只能扫描一个系数的处理速率瓶颈;通过使用FIFO,平衡每一级流水线的处理延时,提高整个流水线工作的效率;在各个编码模块内部也大量采用流水线结构,提高数据吞吐率. 基于0.18μm CMOS工艺,新结构在166.7MHz工作频率下,综合等效门数为20685门,数据吞吐率为每秒处理27M系数块,甚至能够实时编码数字影视格式的视频（4096×2048@30fp/s）. 整个设计在数据吞吐率提高到以往结构的3.46倍的同时,硬件资源代价并没有显著的增加.