排序方式: 共有26条查询结果,搜索用时 453 毫秒
1.
针对侧信道硬件木马检测方法受到工艺偏差噪声和测试噪声影响的问题,提出了一种基于最大似然因子分析结合聚类判别的硬件木马检测方法.首先获取待测芯片的功耗信息,利用因子分析的方法提取公共因子,并利用最大似然方法计算因子载荷矩阵,最后使用分层聚类方法对因子载荷矩阵进行分类,区分出含有硬件木马的待测电路.利用现场可编程门阵列检测平台在考虑工艺偏差影响的情况下进行了实验验证,结果表明:在母本电路等效门数约为4 292个与非门的情况下,采用基于因子分析结合聚类分析的硬件木马检测方法可以在工艺偏差条件下有效检测出占母本电路面积比0.44%左右的硬件木马. 相似文献
2.
本文在早先工作[1],[2]的基础上,进一步用分区混合有限元法求解平面断裂问题的应力强度因子,作了两点改进:1.余能区单元采用多个应力参数;2.求解的问题可包括混合型问题。文中给出了几个典型算例,显示出本法的一些优点。 相似文献
3.
针对硬件木马的隐蔽性强和检测效率低等问题,提出一种基于电路活性测度的硬件木马检测方法.通过从恶意攻击者的角度分析电路,在电路的少态节点处植入木马激活模块(TAM),该方法可有效提升电路的整体活动性,进而提高硬件木马的激活度.以ISCAS'89基准电路S713为研究对象进行仿真验证,实验结果表明:TAM结构可将电路活动性提升1.7倍.在此基础上建立基于FPGA的测试平台开展侧信道分析实验,并采用主成分分析方法,实现低活性硬件木马的检测. 相似文献
4.
为实现大动态范围信号的有效接收,设计了一种三路并行的信号处理架构,分别设置为低、中、高三种不同增益,以实现不同水深下不同幅度的回波信号处理.同时利用数据拼接方法以及一种基于五角函数和高斯函数组合的拟合算法综合处理三路数据并进行水深评估.基于Wa-LID回波仿真模型得到回波数据,验证多路并行处理架构的实用性.仿真结果表明,本文提出的多通道处理技术可测信号的动态范围达86.9dB,对应的最大测深为26m,测量偏差为1.6cm至4.7cm,标准差小于1.1cm.可有效应用于机载激光雷达测深系统. 相似文献
5.
提出一种基于混合特征分析的硬件木马检测方法,该方法首先在时序层级抽象并构建待测电路的控制数据流图,然后利用功能性分析方法建立以低动态翻转率为特征的动态可疑节点集,最终使用静态结构特征匹配方法实现硬件木马的检出.以Trust-Hub中涵盖Basic-RSA,AES和RS232基准电路在内的13种硬件木马为检测对象开展检测... 相似文献
6.
电磁侧信道信息具有非接触、三维矢量、空间及频谱信息丰富等优点,可以进一步提高硬件木马的检测效率,基于电磁侧信道分析的硬件木马检测技术逐渐成为主流方法 .因此,以电磁侧信道信息为研究对象,融合高斯滤波算法和K最邻近算法提取并识别出硬件木马的微小特征,建立高精度微米级集成电路电磁侧信道采集平台,并采集敏感区域的电磁侧信道信息.利用高斯算法自适应地滤除测试中的高斯噪声影响,借助K最邻近算法的相似度测度来提取硬件木马的特征.实验结果表明,提出的检测方法可以有效地检测出面积占比为0. 76%的硬件木马. 相似文献
7.
8.
针对基于环形振荡器(ring oscillator,RO)的硬件木马检测方法受到工艺偏差的严重影响,导致木马检测准确度降低的问题,提出了一种新的针对RO硬件木马检测进行工艺偏差校正的方法.首先,根据硬件木马和工艺偏差对芯片供电电压变化的不同反应特性,改变测试数据中两者所占的比重,获取大致工艺偏差影响范围,然后削弱测试数据中工艺偏差的影响,突出和显化硬件木马的影响,最后通过马氏距离以及欧式距离等判别方法识别出硬件木马.利用现场可编程门阵列(field-programmable gate array,FPGA)测试平台进行了实验验证,数据处理结果表明,在0.61%,片内工艺偏差下可以有效检测出工艺偏差校正前无法识别的硬件木马,木马电路的大小等效为44个与非门.并且提出的方法可以扩展应用于包含片内工艺偏差的情况. 相似文献
9.
提出了1种用于激光3D成像的中等规模盖革模式雪崩光电二极管(GM-APD)阵列的像素读出电路.根据时间飞行(TOF)原理,像素读出电路主要由两部分组成:有源淬火电路(AQC)和时间数字转换器(TDC).所采用的TDC是两段式粗细结合的架构,成功实现了时钟频率和时间分辨率的折中.基于内插技术,动态范围提高到了19 bit,而时钟频率降低为预计的1/5,显著降低了设计和应用的难度.采用延时线技术实现的4 bit细TDC将精度提高到75 ps.电路采用SMIC 0.18μm工艺设计.后仿结果显示达到了75 ps的高精度时间分辨率,对应3 km测距范围内的距离分辨率为1.125 cm.另外,总功耗为1.08 m W,且电路面积小于95×95μm~2. 相似文献
10.
一种基于开关逻辑结构的低功耗SAR ADC的设计 总被引:1,自引:0,他引:1
设计并实现了一款10位逐次逼近型模数转换器,该电路采用了改进型开关逻辑结构降低了开关的动作频率,提高了数模转换器的线性度,同时降低了模数转换器的功耗.仿真结果表明,该模数转换器在Chartered 0.35μm 2P4M工艺下实现了10位精度,转换速率为250 kHz,信噪比大于60 dB,功耗小于2 mW.流片后测试结果显示芯片达到设计指标要求,平均功耗为1.97 mW. 相似文献