利用ADC输出码密度测量时钟抖动的仿真研究

在已有的利用ADC采样研究时钟抖动基本模型的基础上，提出了利用ADC的输出码密度测量时钟抖动的修正模型。考虑了量化噪声的影响，利用信噪比关系，根据修正模型导出了最佳性能公式。最后通过MATLAB对这个修正模型进行了仿真验证，并指出可以利用修正模型对实际测量结果进行修正。     

网络并行计算中的远程直接内存存取实现

提出了一种基于硬件TCP协议（HTCP）的远程直接内存存取（remote direct memory access,RDMA）设计.该设计直接架构在网络的MAC协议层上,因此仅用非常简单的硬件就可实现较高的传输效率,适用于不需要穿越网关的小规模并行计算.实测结果表明使用这种HTCP协议的RDMA网络传输对CPU的占用率比采用普通的TCP协议至少降低一半以上.     

二维网格互连通信的IP核研究以及实现

该文首先提出二维网格互连通信的路由算法——DRUL（Down Right Up Left）,并证明该算法是免死锁的.接着提出二维网格互连通信的实现协议,利用硬件描述语言Verilog HDL在FPGA上实现了该算法以及通信协议.逻辑仿真以及理论分析表明该IP 核适合二维网格通信.     

高速交替/并行数据采集系统时钟研究

研究了交替/并行数据采集系统中采样时钟抖动、采样时钟偏差、高速ADC量化误差与采集系统信噪比的关系.通过对采样数据的一级近似以及合理的假设,推导出了信噪比的数学表达式.用建立的仿真模型验证了数学表达式.结果表明,在输入信号频率较高时,信噪比以20 dB/10倍频下降,时钟抖动等效均方值决定了20 dB/10倍频下降的起始位置.     

基于Hash和二叉树的路由表查找算法

提出了一种基于Hash和二叉树的路由表查找算法,这一算法可以满足OC-768的转发要求,支持超过10万条前缀的大规模路由表,并且在路由表更新时,只有少量的存储器需要被改写.仿真结果显示,对于一个149 458条前缀的路由表,算法仅需要2 MB存储器,如果采用200MHz的存储器芯片,平均的查找速度可以达到100M次/秒.     

快电子学的进展

分析了快电子学实验室发展过程中形成的应用、技术和理论三个层次的关系,并简述了这个实验室近年来在电磁场仿真、并行采样和抖动研究方面的研究进展.     

地震数据采集中基于FPGA的多DDR SDRAM控制器设计

实现高速大容量数据的无死时间乒乓存储是地震数据采集系统的一项关键技术,本设计采用在一片FPGA中,通过共享同一个PLL和DLL来实现2个DDR SDRAM控制器,应用于海上高精度地震拖缆采集与记录系统中光纤控制接口板上,完成对水下地震采集数据的接收、乒乓缓存、数据拼接及时序转道序功能.最终系统仿真和测试结果表明,该控制器能够在133MHz频率上稳定运行,达到了预期的设计目标.     

宽带网络接口板的设计与实现

随着网络技术的发展，以ATM、POS和千兆以太网为代表的宽带网络技术正在蓬勃发展。设计工作稳定、网络管理功能强大和接口标准的接口板，成为宽带网络技术应用的关键。论文介绍了一种有效的2．5GATM／POS接口板和双通道千兆以太网接口板的设计实现方法。     

利用ADC测量皮秒量级时钟抖动大小及分布

研究了时钟抖动与正弦信号的采样序列之间的关系,并在正弦信号参数估计法的基础上,提出一种利用ADC采样测量皮秒量级的时钟抖动大小和分布的新方法．同时,还从理论上分析了参数估计误差和信号幅度噪声对测量时钟抖动的影响,并进行了仿真验证．结果表明,采用参数估计测量法测量时钟抖动,不但能够准确地测出抖动的大小,而且能够测出抖动的分布．     

时移地震数据采集和记录系统中数据汇聚和传输子系统的设计

介绍了该系统的整体结构，包括：水下压力获取子系统，船载数据汇聚和传输子系统，以及室内控制和数据记录子系统．然后详细介绍了船载数据汇聚和传输子系统的软硬件设计，它使用了可编程逻辑阵列FPGA和嵌入式操作系统VxWorks，显示出了良好的可靠性、灵活性和可扩展性。