24 Gbit/s 0.2μm PHEMT复接器

本文利用Philips公司OMMIC 0．2μm GaAs PHEMT工艺,设计出24Gbit／s的复接器．应用源极耦合FET逻辑(SCFL),使逻辑电路能够在24Gbit／s速率上正常工作．时钟采用二倍频方案,解决了多级复接中的高速时钟问题．改进异或门拓扑结构实现的二倍频器,结构简单、实用,降低了电路复杂度．利用源极耦合电容的微分作用,加速晶体管开、关转换,提高了选择器工作速度．芯片通过功能测试验证,数据速率可达到24Gbit／s．     

2.5Gbit/s 0.35μm CMOS激光驱动器

设计了一种具有自动功率控制功能的激光驱动器电路.为了获得良好的性能,该驱动器采用级联差分放大器和源极跟随器分别进行信号放大和级间阻抗匹配.该电路的实现采用了0.35 μm标准CMOS工艺.对该电路进行了测试,测试结果表明,在2.5和5 Gbit/s速率下,电路输出信号眼图清晰.在5 V电源电压、2.5 Gbit/s数据速率下,该驱动器可提供0～68 mA范围内的调制电流,满足长距离光纤通信系统的要求.电路典型功耗480 mW,芯片面积为0.57 mm2.     

千兆以太网物理层时钟产生/倍频单片集成电路设计

给出了一个基于TSMC 0.18 μm CMOS工艺设计的千兆以太网物理层时钟产生/倍频单片集成电路.芯片采用电荷泵结构的锁相环实现,包括环形压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器等模块,总面积为1.1 mm×0.8 mm.采用1.8 V单电源供电,测得在负载为50 Ω时电路的输出功率大于5 dBm.芯片在PCB板上键合实现锁相环路的闭环测试,测得锁定范围为130 MHz;当环路锁定在1 GHz时,振荡器输出信号的占空比为50.4%,rms抖动为5.4 ps,单边带相位噪声为-124 dBc/Hz@10 MHz.该电路适当调整可应用于千兆以太网IEEE802.3规范 1000BASE-X的物理层发信机设计.     

1.25Gbit/s光接收机CMOS共栅前置放大器

设计并实现了用于光纤用户网和千兆以太网光接收机的CMOS前置放大器．电路采用共栅结构取代常用的共源结构,大大降低了输入电阻,使得光检测器的寄生电容只影响非主极点,从而获得宽带．提出了一种优于电阻反馈的有源反馈,可获得比普通共栅结构更宽的带宽．测试结果表明,在输入805μA的光电流时,电路的单端输出电压摆幅大于64mV(峰-峰值),均方根抖动在36ps以下,可稳定工作在1．25Gbit／s的速率上．