首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   3篇
  免费   0篇
综合类   1篇
综合类   2篇
  2010年   2篇
  2007年   1篇
排序方式: 共有3条查询结果,搜索用时 3 毫秒
1
1.
Variable supply voltage-clustered voltage scaling (VS-CVS) scheme can be very effective in reducing power consumption of CMOS circuits without degrading system performance. Level converting flip-flops (LCFFs) are key elements in the CVS scheme. In this paper, a new explicit-pulsed double-edge triggered level converting flip-flop (nEP-DET-LCFF) is proposed, which employs double-edge triggering technique, dynamic structure, explicit pulse generator,conditional discharge technique and proper arrangement of stacked nMOS transistors to efficiently perform latching and level converting functions simultaneously. The proposed nEP-DET-LCFF combines merits of both conventional explicit-LCFFs and implicit-LCFFs. Simulation shows the proposed nEP-DET-LCFF has improvement of 19.2%~46% in delay, and 19.4%~52.9% in power-delay product (PDP) as compared with the published LCFFs.  相似文献   
2.
提出了一种基于蓝牙技术和单片机技术的无线心音、呼吸音监护系统.经过临床试用,证明了医务人员不用直接接触病人就可及时获得病人准确的心音、呼吸音信息,有效地避免医务人员和病人的交叉感染.本系统尤其适用于烈性传染病人的心音和呼吸音的监护,具有较高的临床实用价值和社会价值.  相似文献   
3.
三值脉冲式JKL触发器设计   总被引:1,自引:1,他引:0  
锁存器和触发器是时钟系统的基本元件.由于具有硬边沿、低延时等特点,脉冲式触发器比主从触发器越来越受到关注.很多文献对二值脉冲式触发器进行了研究,但是目前对三值CMOS脉冲式触发器的研究并不多.本文从脉冲式触发器的特点出发,提出了单边沿、双边沿三值脉冲式JKL触发器的设计,进一步丰富和完善了多值脉冲式触发器的设计.HSPICE模拟结果表明,提出的三值脉冲式JKL触发器具有正确的逻辑功能和功耗低、延时小的特点.与从传统的主从型和维持阻塞型三值JKL触发器相比,所设计的三值脉冲式JKL触发器电路结构简单,节省了近54.5%的能耗.  相似文献   
1
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号