排序方式: 共有20条查询结果,搜索用时 15 毫秒
1.
步态是人的一种生物特征,在定位导航领域具有重要的研究意义.基于微机电系统(micro-electro-mechanical system,MEMS)惯性传感器技术的行人步态分类方法大多是使用加速度峰值判别法对当前行人步态进行识别.但布朗运动造成的仪器自有噪声及环境等因素的干扰,使得采集到的信号带有许多伪峰值,降低了最终分类结果的精度.针对这一问题,从整体波形角度出发,提出一种基于峰度系数的行人水平行走步态细化分类算法.该算法首先使用快速傅里叶变换将MEMS传感器采集的行人前进方向的步态加速度信号从时域转换到频域,获得频域信号后再对其模值取平方;然后通过傅里叶逆变换回到时域,得到原信号的自放大信号,并除去大部分的伪峰值;最后计算自放大信号的峰度系数,通过对峰度系数值的分析,达到对慢走、走、慢跑进行区分的目的.验证结果表明:该算法的步态识别率达到98.62%;与加速度值-频率功率融合算法相比,整体分类精度提高了7.37%. 相似文献
2.
基于片上系统的扫描链结构,针对全速测试研究了多扫描使能(SE)信号的可测性设计,并建立了新颖的测试资源 覆盖率(TR-TC)联合测试成本线性规划数学模型.研究结果表明,该模型不仅可以高效控制全速测试的测试资源消耗以及可测性设计复杂度,而且还可以确立SE信号数量的最优上限,进而避免了以盲目提升SE信号数量来提高转换故障覆盖率的纯理论方式,使面向片上系统全速测试的多SE信号可测性设计方法有一个可靠的目标控制值. 相似文献
3.
数字调制方式的识别研究 总被引:5,自引:0,他引:5
数字调制方式的识别对于通信信号分析有着重要的作用 .此文首先介绍了数字调制方式的识别算法(DMRA) ,即判决理论算法的原理 ;然后提出了一种基于该算法的判决流程 ;最后在软件环境中进行计算机仿真 ,通过实验数据对该算法进行修正 .仿真结果表明 ,该修正算法具有较高的识别率和良好的可行性 . 相似文献
4.
对SOCIP的测试方法进行了研究,提出了一种MSM(master slave monitor)4试框架.该框架结合场景式测试法和类汇编VERILOG语言,能对SOCIP核进行有效的测试,尤其是对多IP核整合阶段的系统总体测试.通过实验验证,该测试方法能够在保证一定代码覆盖率的前提下,对IP核进行有效的测试,并提高了测试后IP核的可移植性. 相似文献
5.
为有效改善逻辑内建自测试(logic built-in self-test,LBIST)因使用伪随机向量发生器生成测试图形,而导致相关应用芯片故障覆盖率指标较低的问题,便于控制、较易调整的测试点插入(test point insertion,TPI)技术被广泛应用。然而,在TPI的测试点选取过程中通常基于"故障覆盖率优先"准则,进而使部分测试点面积开销过高。针对此问题,通过对现有主流选取策略的分析,提出一种应用于LBIST的双重过滤测试点选取策略。该策略首先通过预过滤,获得高故障覆盖率/低面积开销的单一测试点集,以保障TPI整体质量;其次,通过全局测试点滤取,滤除故障覆盖高度重合的单一测试点,完成符合边界条件的TPI。实验表明,该策略与目前较新颖的紧凑型单元感知测试点选取策略相比,故障覆盖率提升4.15%,减少测试面积开销5.72%,充分证明该策略在提高故障覆盖率和减小测试面积上的优势。 相似文献
6.
蓝牙技术的普及以及蓝牙4.0标准规范的提出, 使得利用蓝牙技术实现室内定位具有极其广阔的应用前景.把模糊理论应用于蓝牙室内定位系统, 提出一种模糊指纹定位算法. 基于该算法的定位过程分为离线和在线两个阶段: 离线阶段建立模糊指纹库; 在线阶段对手机客户端进行实时模糊决策定位. 仿真实验结果表明, 该算法的平均定位误差为1.36 m, 相比于传统的指纹标定法, 其定位精度提高约49%, 而计算量缩减至原来的1/c, 其中c为模糊聚类类别数. 相似文献
7.
提出用于均衡Wrapper扫描链的交换优化算法以及用于测试调度的局部最优算法,这两种算法依据测试总线空闲率(IBPTB)指标,可从IP层和系统顶层对系统芯片(SOC)测试时间实现联合优化,进而使SOC的测试时间大大降低.为了验证两种算法及其联合优化性能的有效性和可靠性,对基于ITC’02国际SOC基准电路进行了相关的验证试验.针对p93791基准电路中core6 IP核,交换优化算法能得到比经典BFD(best fit decreasing)算法更均衡的Wrapper扫描链,在最佳情况下最长Wrapper扫描链长度减少2.6%;针对d695基准电路,局部最优算法根据IP核的IBPTB指标,可使相应SOC的测试时间在最优时比经典整数线性规划(ILP)算法减少12.7%. 相似文献
8.
该文设计了一种实现多级二维实数小波变换的集成电路IP核,可用于JPEG2000编码器中.采取易于硬件实现的卷积算法,详细分析了该IP核的各个模块和时序,经过EDA软件仿真和综合,并在自行设计的一块FPGA的PCI开发板上进行了验证和性能分析. 相似文献
9.
基于Wishbone总线结构的情景式IP核测试方案 总被引:1,自引:0,他引:1
随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流.该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案.通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率. 相似文献
10.
在专用集成电路设计,基于功能单元的片上系统(FCBSOC,function-core-based system-on-a-chip)设计技术正得到广泛使用。这种片上系统的可测性设计方法很多,如Fscan-Bscan法、Fscan-Tbus法和层次化测试生成法等。通过对这些可测性设计方法的研究,该文提出一种测试开销低、测试故障覆盖率高的层次化分析法来实现专用VAD(Video add data)集成电路的可测性设计。 相似文献