CHESS系统中一种改进的G函数算法 

介绍了一种新型的短波通信系统CHESS系统,描述了CHESS的系统结构及其关键技术-差分跳频.差分跳频主要归结于一种G函数算法,在介绍G函数算法原理的基础上,提出了一种改进的G函数算法,并对其进行了分析和检验.     

基于忆阻器的脉冲神经网络硬件加速器架构设计

脉冲神经网络(spiking neural network, SNN)作为第三代神经网络,其计算效率更高、资源开销更少,且仿生能力更强,展示出了对于语音、图像处理的优秀潜能.传统的脉冲神经网络硬件加速器通常使用加法器模拟神经元对突触权重的累加.这种设计对于硬件资源消耗较大、神经元/突触集成度不高、加速效果一般.因此,本工作开展了对拥有更高集成度、更高计算效率的脉冲神经网络推理加速器的研究.阻变式存储器(resistive random access memory, RRAM)又称忆阻器(memristor),作为一种新兴的存储技术,其阻值随电压变化而变化,可用于构建crossbar架构模拟矩阵运算,已经在被广泛应用于存算一体(processing in memory, PIM)、神经网络计算等领域.因此,本次工作基于忆阻器阵列,设计了权值存储矩阵,并结合外围电路模拟了LIF(leaky integrate and fire)神经元计算过程.之后,基于LIF神经元模型实现了脉冲神经网络硬件推理加速器设计.该加速器消耗了0.75k忆阻器,集成了24k神经元和192M突触.仿真结果显示,在5...     

金属-氧化物-半导体硅发光器件在集成电路中的应用前景

集成硅光电子学的目的之一就是为大众市场创造应用广泛、成本低廉的光子互连工具.随着摩尔定律逼近理论极限,集成芯片的金属互连越来越跟不上芯片体积微型化、频率高速化和功耗分配精益化的需求.本文基于硅基发光器件的发展历程,详细论证了金属-氧化物-半导体结构硅发光器件在未来集成电路中的合理应用,提出了全硅光电集成电路在理论和工艺上的可行性.这种电路突破了传统芯片电互连码之间串扰的瓶颈,改善之后的互连速度理论可达光速,有望成为新一代集成芯片的主流.     

Design optimization of high breakdown voltage vertical GaN junction barrier Schottky diode with high-K/low-K compound dielectric structure

A vertical junction barrier Schottky diode with a high-$K$/low-$K$ compound dielectric structure is proposed and optimized to achieve a high breakdown voltage (BV). There is a discontinuity of the electric field at the interface of high-$K$ and low-$K$ layers due to the different dielectric constants of high-$K$ and low-$K$ dielectric layers. A new electric field peak is introduced in the n-type drift region of junction barrier Schottky diode (JBS), so the distribution of electric field in JBS becomes more uniform. At the same time, the effect of electric-power line concentration at the p-n junction interface is suppressed due to the effects of the high-$K$ dielectric layer and an enhancement of breakdown voltage can be achieved. Numerical simulations demonstrate that GaN JBS with a specific on-resistance ($R_{\rm on, sp}$) of 2.07 m$\Omega\cdot$cm$^{2}$ and a BV of 4171 V which is 167% higher than the breakdown voltage of the common structure, resulting in a high figure-of-merit (FOM) of 8.6 GW/cm$^{2}$, and a low turn-on voltage of 0.6 V.     

基于低温硅技术的赝晶SiGe应变弛豫机理

基于能量平衡条件,结合低温硅(LT-Si)剪切模量小于SiGe的实验结果,从螺位错形成模型出发,给出了基于LT-Si技术的赝晶SiGe应变弛豫机理.该机理指出,赝晶SiGe薄膜厚度小于位错形成临界厚度,可通过LT-Si缓冲层中形成位错释放应变;等于与大于临界厚度,位错在LT-Si层中优先形成,和文献报道中已观察到的实验结果相符合.同时,实验制备了基于LT-Si技术的弛豫Si_0.8Ge_0.2虚拟衬底材料.结果显示,位错被限制在LT-Si缓冲层中,弛豫度达到了85.09%,且在Si_0.8Ge_0.2中未观察到穿透位错,实验结果证实了赝晶Si_0.8Ge_0.2是通过在LT-Si缓冲层形成位错来释放应变的弛豫机理. 关键词： 低温硅 赝晶锗硅 弛豫机理 位错理论