基于IP核的Viterbi译码器实现

Viterbi译码器在通信系统中应用非常普遍,针对采用DSP只能进行相对较低速率的Viterbi译码的问题,人们开始采用FPGA实现高速率Viterbi译码。本文首先简单描述了Viterbi译码的基本过程,接着根据Viterbi译码器IP核的特点,分别详细介绍了并行结构、混合结构和基于混合结构的增信删余3种Viterbi译码器IP核的主要性能和使用方法,并通过应用实例给出了译码器IP核的性能仿真。     

基于NiosⅡ的Ⅰ^2C总线接口的实现

简要介绍了Ⅰ^2C总线的基本结构和规范、Ⅰ^2C总线接口芯片的基本工作原理以及Ⅰ^2C-Master Core的工作原理,并着重介绍了在NiosⅡ上使用Ⅰ^2C-Master Core实现对Ⅰ^2C接口芯片AT24C02读写过程,最后给出了C语言的编程代码。     

TMS320C6000系列带中断向量表的二次Bootloader的设计与实现

通过Flash存储器引导DSP(数字信号处理器)系统(Bootloader)是实际应用中常用的一种方式,但随着DSP程序规模的不断扩大,越来越需要更加灵活的引导方式。文中以TI公司高性能DSP芯片TMS320C6000系列为例,介绍了从Flash存储器进行引导、带中断向量表的二次Bootloader的新途径,突破了程序引导的结构障碍,从而为TMS320C6000系列DSP的开发提供了一种新的思路。该方法已在实际工程中得到具体应用,系统运行稳定可靠。     

基于NiosⅡ的Ⅰ^2C总线接口的实现

简要介绍了Ⅰ^2C总线的基本结构和规范、Ⅰ^2C总线接口芯片的基本工作原理以及Ⅰ^2C-Master Core的工作原理,并着重介绍了在NiosⅡ上使用Ⅰ^2C-Master Core实现对Ⅰ^2C接口芯片AT24C02读写过程,最后给出了C语言的编程代码。     

卫星通信中基于DSP的Viterbi算法的实现

在卫星通信系统中,卷积编码可以纠随机错误,实现差错控制,其译码芯片Q1900早已停产,从而转向采用其他手段实现Viterbi算法。用TMS320C54X系列芯片实现了Viterbi译码算法,介绍了软件实现的几个关键步骤,采用加-比-选方式,并利用大数判决准则,简化算法实现,同时,对算法进行了计算机仿真。根据实现情况计算其所需要的指令和时间,可完成多路译码。该方法已在实际工程中得到具体应用,系统运行稳定可靠。     

基于NiosⅡ实现误码仪方案

针对卫星通信多信道测试的特殊要求,采用FPGA（现场可编程门阵列）和SOPC（可编程片上系统）builder下的NiosⅡ处理器完成了误码仪的设计。介绍了误码仪的工作原理,描述了误码仪的实现方法,主要给出了自相关法、循环累加法和自同步法实现本地码发生器的方案,并对3种方法进行了性能比较,最后给出了NiosⅡ软件的部分相关代码。实践证明,提出的本地码发生器方案具有同步速度快、可靠性高、资源使用少等特点。     

浅谈Ka频段卫星星际链路

本文根据Ka频段的特点重点讨论静止轨道星际链路传输中的频率选择、调制方式、多址方式和星际链路计算等相关问题，可作为星际链路的设计参考，最后提出星际链路选择的一点建议。