抗单粒子辐射LVDS驱动器设计

为了减小单粒子效应对低电压差分信号(Low Voltage Differential Signal, LVDS)驱动器电路的影响,对LVDS内部模块电路进行单粒子脉冲仿真,找出电路中单粒子敏感节点,并进行单粒子加固设计。该电路基于0.18μm 1P5M CMOS工艺实现,传输速率为200Mbps,版图面积为464×351μm²,在3.3V电源电压下功耗为11.5mW。辐射试验采用Ge粒子试验,在入射能量为210MeV,线性能量转移LET为37.3MeV·cm²/mg辐射情况下,该LVDS驱动器电路传输数据未发生错误。     

一种抗辐射LVDS驱动电路IP设计

低压差分信号(Low Voltage Differential Signaling,LVDS)在航天通讯领域有着广泛的应用,为解决LVDS驱动器电路在宇宙辐射环境中的单粒子闩锁和总剂量问题,给出了低成本抗辐射解决方案,提出了一种改进结构的抗辐射加固技术,不仅解决了现有工艺下带隙基准电路的温漂问题,而且还可以利用设计的抗辐射单元库来满足抗辐射加固要求,简化了电路设计。基于0.18μm CMOS工艺模型库,利用Hspice进行仿真,该电路传输速率达到400 Mb/s,具有抗单粒子特性,满足航空航天领域对抗辐射LVDS驱动电路的使用要求。     

0.13μm全耗尽绝缘体上硅晶体管单粒子效应仿真研究

利用计算机辅助设计Silvaco TCAD仿真工具,研究了0.13μm全耗尽绝缘体上硅(FD-SOI)晶体管单粒子瞬态效应,分析了不同线性能量转移(LET)、单粒子入射位置和工作偏置状态对单粒子瞬态的影响。结果表明,LET值的增加会影响沟道电流宽度,加大单粒子瞬态峰值及脉冲宽度。受入射位置的影响,由于栅极中央收集的电荷最多,FD-SOI器件的栅极中央附近区域单粒子瞬态效应最敏感。单粒子瞬态与器件工作偏置状态有很强的相关性,器件处于不同工作偏置状态下,关态偏置受单粒子效应影响最大,开态偏置具有最小的瞬态电流峰值和脉宽。     

基于3D仿真的LDMOS-SCR器件优化

为了提高内嵌可控硅(SCR)的横向扩散金属氧化物半导体(LDMOS-SCR)器件应用于高压时的ESD防护性能,基于0.35 μm BCD工艺,在典型LDMOS-SCR(Dut1)基础上,制备了两种实验器件,即阳极环N+区的LDMOS-SCR(Dut2)和在阳极端引入漂移层的LDMOS-SCR(Dut3)。在ESD应力作用下,器件开启后的3D TCAD仿真结果表明,相比于Dut1,Dut2和Dut3的电流密度更小,Dut2和Dut3的导通电阻更大。传输线脉冲的测试结果表明,器件的维持电压分别从2.74 V增至8.41 V和16.20 V,Dut2、Dut3的品质因数较Dut1分别增大了1.96倍、3.52倍。该3D TCAD仿真及版图改进方法可为高压IC的ESD防护设计提供有益参考。