排序方式： 共有4条查询结果，搜索用时 0 毫秒
1
1.
基于RHBD技术CMOS锁存器加固电路的研究 总被引：1，自引：0，他引：1
对基于RHBD技术CMOS D锁存器抗辐射加固电路设计技术进行了研究,并对其抗单粒子效应进行了模拟仿真.首先介绍了基于RHBD技术的双互锁存储单元(DICE)技术,然后给出了基于DICE结构的D锁存器的电路设计及其提取版图寄生参数后的功能仿真,并对其抗单粒子效应给出了模拟仿真,得出了此设计下的阈值LET,仿真结果表明:基于DICE结构的D锁存器具有抗单粒子效应的能力. 相似文献
2.
串行通信接口IP硬核设计与研究 总被引：1，自引：0，他引：1
串行通信接口(Serial Communication Interface,SCI)因其结构简洁、使用方便,在各类MCU、DSP和MPU芯片设计中得到广泛的应用.研究工作从串行通信接口可重用逻辑设计和深亚微米工艺下的后端设计技术两个方面着手,完成了串口 IP逻辑设计、验证和基于SMIC013工艺的后端设计,最后该IP模块被应用于某基带信号处理芯片中. 相似文献
3.
层次化时钟网络设计研究 总被引：1，自引：1，他引：0
层次化设计是复杂芯片开发所采用的主流方法,它是一种自底向上的流程.但层次化设计也带来了时钟树设计难以掌握的问题.文中针对一款复杂SoC系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键难点,并提出了有效的解决方案.实验结果表明,该设计方案可以迅速达到时钟树收敛,提高设计效率. 相似文献
4.
一款雷达信号处理SOC芯片的存储器内建自测试设计 总被引：1，自引：1，他引：1
内建自测试(BIST)为嵌入式存储器提供了一种有效的测试方法.详细介绍了存储器故障类型及内建自测试常用的March算法和ROM算法.在一款雷达信号处理SOC芯片中BIST被采用作为芯片内嵌RAM和ROM的可测试性设计的解决方案.利用BIST原理成功地为芯片内部5块RAM和2块ROM设计了自测试电路,并在芯片的实际测试过程中成功完成对存储器的测试并证明内嵌存储器不存在故障. 相似文献
1