全兼容IEEE1149.1的MIPS CPU CORE可测性设计

提出了一种采用软硬件协同工作的方式来实现MIPSCPUC：ORE的可测性设计(DFT)方案。硬件全兼容IEEE1149．1(JTAG)标准，支持单步、断点(6个)，内部关键寄存器的查看，并具有可扩充性；软件采用GUI编程开发，达到可视化DEBUG。本设计对于减少DPU开发的测试成本，提高开发效率，以及CPU测试DFT策略的经验积累，都有着一定的意义。