128用户PCI桥接器的数据结构设计与性能分析

对一种支持 128 个用户的 PCI 总线桥接器电路所采用的电路结构、数据结构进行了分析,给出了总线时钟利用率和用户最大等待时间的分析公式,并在 PCI 总线规范和对电路进行时序仿真的基础上确定了公式的关键参数,给出了典型应用条件下的系统性能分析曲线。整个设计以现场可编程门阵列(FPGA)进行了功能验证。     

多通道高速HDLC处理器的设计与实现

本文详述了由一个具有分时处理能力的HDLC处理器对128逻辑通道数据进行高速、并行、实时处理的设计与实现过程,并讨论了其实现关键技术,给出了系统中关键结点的功能仿真波形图.     

PCI总线多用户数据缓冲区管理器的实现

分析了一种PCI总线上支持多个用户的数据缓冲区管理器电路所采用的电路结构,给出了关键点的仿真波形.从理论上分析了用户的缓冲区分配原则、端口总线带宽、用户最大服务等待时间和最小缓冲区数量等工作参数.给出了多用户缓冲区管理器中所需要最小存储区的计算方法.以分析为基础,采用XILINX的XCV600EPQ240实现了128用户缓冲区管理器电路,并在实际系统中进行了测试和验证.