有限元在金属微结构电铸特性分析中的应用

为改善高深宽比金属微结构的电铸成型质量,采用有限元方法分析微细电铸的电场和流场的分布特点,及搅拌方式、电场和流场分布对微细电铸质量的影响。研究表明:搅拌对电铸区域的影响只集中在微区的入口部分,深度小于55μm,扩散过程成为金属沉积的限制性因素;电力线曲率随电铸深宽比增大而提高,导致电铸微区内金属离子传输能力不均匀。微细电铸过程中,搅拌速度提高并不能改善金属沉积的传质条件;辅助超声的复合搅拌在相同条件下能提高金属沉积速度,减少铸层缺陷、改善传质。实现了表面光滑、侧壁陡直的金属微结构的电铸成型。     

SU-8胶微结构的显影技术研究

突破了传统深宽比概念,提出金属基底上基于图形特征的光刻胶显影技术,对采用SU-8胶加工高分辨率和高深宽比微结构的显影工艺进行了讨论,分析了120-340μm厚具有不同图形特征的SU-8胶显影规律,认为在同样条件下,凸型图形显影效果优于凹型非连通性图形;曲线型显影效果优于直线型图形与点状图形;圆弧连接的图形显影效果优于尖角型图形。显影时辅助适当功率的超声搅拌显著改善图形质量,凸型结构最佳超声功率小于10w;凹型结构超声功率为15W左右;深宽比为5-7的凸型胶膜结构适宜显影时间为10min以内,凹型结构显影时间达25min。     

金属栅/高k基FinFET研究进展

对比传统的平面型晶体管,总结了三维立体结构FinFET器件的结构特性。结合MOS器件栅介质材料研究进展,分别从纯硅基、多晶硅/高k基以及金属栅/高k基三个阶段综述了Fin-FET器件的发展历程,分析了各阶段FinFET器件的材料特性及其在等比缩小时所面临的关键问题,并着重从延迟时间、可靠性和功耗三方面分析了金属栅/高k基FinFET应用于22 nm器件的性能优势。基于短沟道效应以及界面态对器件性能的影响,探讨了FinFET器件尺寸等比缩小可能产生的负面效应及其解决办法。分析了FinFET器件下一步可能的发展方向,主要为高迁移率沟道材料、立体型栅结构以及基于新原理的电子器件。     

SU-8胶微结构的显影技术研究

突破了传统深宽比概念,提出金属基底上基于图形特征的光刻胶显影技术,对采用SU-8胶加工高分辨率和高深宽比微结构的显影工艺进行了讨论,分析了120～340μm厚具有不同图形特征的SU-8胶显影规律,认为在同样条件下,凸型图形显影效果优于凹型非连通性图形;曲线型显影效果优于直线型图形与点状图形;圆弧连接的图形显影效果优于尖角型图形。显影时辅助适当功率的超声搅拌显著改善图形质量,凸型结构最佳超声功率小于10W;凹型结构超声功率为15W左右;深宽比为5～7的凸型胶膜结构适宜显影时间为10min以内,凹型结构显影时间达25min。     

InSb(111)衬底上外延生长二维拓扑绝缘体锡烯/铋烯的差异性研究

近些年,人们对拓扑材料体系的认知得到了飞速发展.随着量子信息科学与技术成为当下科学研究的热点,具有大能隙高稳定性的低维拓扑材料有从基础研究向应用探索的趋势发展.如何实现高质量、大面积的单晶生长是影响拓扑材料走向实用化的重要一步.本文报道了在具有Sb原子终止面的InSb(111)衬底上利用分子束外延技术生长低维拓扑绝缘体锡烯与铋烯的实验结果.实验中发现,无论是锡烯还是铋烯,起始外延阶段都会在衬底上形成单层的浸润层.由于锡原子之间的相互作用远强于其与衬底的表面结合力,因此浸润层呈岛状生长,晶畴岛与岛合并的过程中边界效应明显,导致薄膜实际上由大量小晶畴拼接而成,畴壁处的缺陷难以避免.而浸润层的晶体学质量又限制了后续锡烯薄膜的外延行为,因此实验发现难以实现高质量且层数准确可控的单晶锡烯薄膜生长.而铋原子与衬底表面的结合能强于原子之间的相互作用,能够在较高温度下实现浸润层的单层层状生长,高质量的浸润层为后续铋烯的生长提供了良好的外延过渡层,因此发现实验中更容易得到大面积的铋烯薄膜.本文实验结果及相关理解对于利用半导体衬底生长低维拓扑晶体薄膜具有指导意义.     

金属微结构电铸成型的流场性能研究

为改善高深宽比金属微结构的电铸成型质量,在分析微细电铸的流场特性的基础上,深入研究了铸层厚度的不均匀现象及搅拌方式、流场分布对微细电铸的影响.由于高深宽比胶膜的存在,单一搅拌对电铸区域的影响只集中在微区的入口部分.扩散过程成为金属沉积的限制性因素;随着胶膜深宽比的增大,搅拌速度对电铸传质过程影响减小,导致电铸微区内金属离子传输能力不均匀.实验表明,微细电铸过程中,搅拌速度提高并不能改善金属沉积的传质条件;辅助超声的复合搅拌在相同条件下能提高金属沉积速度、减少铸层缺陷、改善传质.实现了高分辨率,侧壁陡直的金属微结构的电铸成型.     

高k介质在新型半导体器件中的应用

当CMOS器件特征尺寸缩小到45 nm以下, SiO₂作为栅介质材料已经无法满足性能和功耗的需要, 用高 k材料替代SiO₂是必然选择. 然而, 由于高 k材料自身存在局限性, 且与器件其他部分的兼容性差, 产生了很多新的问题如界面特性差、 阈值电压增大、 迁移率降低等. 本文简要回顾了高 k栅介质在平面型硅基器件中应用存在的问题以及从材料、 结构和工艺等方面采取的解决措施, 重点介绍了高k材料在新型半导体器件中的应用, 并展望了未来的发展趋势.     

Flat-band voltage shift in metal-gate/high-k/Si stacks

In metal-gate/high-k stacks adopted by the 45 nm technology node, the flat-band voltage (V_fb) shift remains one of the most critical challenges, particularly the flat-band voltage roll-off (V_fb roll-off) phenomenon in p-channel metal-oxide-semiconductor (pMOS) devices with an ultrathin oxide layer. In this paper, recent progress on the investigation of the V_fb shift and the origin of the V_fb roll-off in the metal-gate/high-k pMOS stacks are reviewed. Methods that can alleviate the V_fb shift phenomenon are summarized and the future research trend is described.     

界面效应调制忆阻器研究进展

忆阻器因其优异的非易失存储特性,且具有结构简单、存储速度快、能耗低、集成度高等优势,在新型电子器件研究领域引起了广泛关注.本文从忆阻器结构出发,对忆阻器主要材料、机理等进行了综述,介绍了忆阻器在电子电路及人工智能等领域的研究进展,重点讨论了界面效应对忆阻行为及性能改善等方面的重要作用,提出了界面纳米点嵌入结构对优化忆阻性能的显著效果,并分析了忆阻器可能的发展趋势.     

SLOC传感器光刻干燥不良的改善

液晶面板上配单层触控传感器(Single Layer On Cell,SLOC)产品在完成传感器光刻工艺后,在宏观检查机上观察,基板的彩膜倒角侧存在大面积的不良(Mura),测试不良区域与正常区域的关键尺寸(CD)值,不良区域的CD值明显偏大,部分点位超出管控指标;另外,SLOC产品在生产工艺后段模组段缺陷不良高发,缺...