薄Si_xO_yN_z膜击穿机理的研究

本文在研究极薄Si_xO_yN_x膜击穿特性的基础上,探讨了氮化SiO_2膜的击穿机构,讨论了氮化影响击穿性能的因素。实验结果与理论分析表明,氮化后的SiO_2膜击穿性能的改善主要决定于膜中及表界面的微观结构的改善及成分的改变。虽然,氮化引起介质膜带隙宽度的变窄将导致击穿电场的下降,但致密的材料结构、变得平整的表界面及陷阱的影响将大大推迟击穿的发生。实验结果表明,氮化SiO_2膜的本征型击穿仍是由碰撞电离引起的;但是,在任何情况下,引起破坏性的永久击穿的原因仍是热传递。     

软硬件协同设计语言System C在SoC设计中的应用

软硬件协同设计是未来VLSI设计的发展趋势.作为新的系统级VLSI设计标准,System C是一种通过类对象扩展的基于C/C++建模平台,支持系统级软硬件协同设计、仿真和验证.文章讨论了SystemC复杂芯片设计中的设计流程、设计优势,并给出具体设计实例.     

基于物理并适用于电路仿真的多晶硅薄膜晶体管薄层电荷模型

本文利用薄层电荷理论,建立了一个基于表面势的、物理的多晶硅薄膜晶体管(Polysilicon Thin-Film Transistors,poly-Si TFTs)的电流模型,且该模型适用于电路仿真.推导了 poly-Si TFTs 表面势的近似解法,该求解法非迭代的计算大大地提高了计算效率,且精确度高并得到实验验证.基于物理的迁移率方程考虑了晶界势垒高度,和由于声子散射与表面粗糙散射引起的迁移率退化.基于 Brews 的薄层电荷模型和上述非迭代计算表面势,本电流模型同时考虑了漏致势垒降低(DIBL)效应、kink 效应和沟道长度调制效应.对不同沟长的器件实验数据比较发现,提出的模型在很广的工作电压内与实验数据符合得非常好.同时本模型的所有方程都具有解析形式,电流方程光滑连续,适用于电路仿真器如 SPICE.     

4 Gbps低功耗并串转换CMOS集成电路

为满足传输数据的高速低功耗的要求,文章设计了一种半速率时钟驱动的二级多路选择开关式的10：1并串转换器。第一级为两个5：1的并行串化器,共用一个多相发生器。多相发生器由五个动态D触发器构成。第二级为一个2：1的并行串化器。采用半速率时钟、多路选择开关结构降低了大部分电路的工作频率,降低了工艺要求,也降低了功耗。通过调整时钟与数据间的相位关系,提高相位裕度,降低了数据抖动。采用1．8V 0．18μm CMOS工艺进行设计。用Hspice仿真器在各种PVT情况下做了仿真,结果表明该转换器在输出4Gbps数据时平均功耗为395μW,抖动18s^-1．     

提高MOS功率晶体管封装可靠性技术研究

功率MOS晶体管的正向导通电阻是器件的重要指标,严重影响器件的使用可靠性。从封装材料、封装工艺等方面论述功率MOS管降低导通电阻、控制空洞、提高器件可靠性的封装技术,并通过一些实例来阐述工艺控制的效果。     

OLED点阵驱动电路设计及OLED驱动特性研究

设计了一种方便测试OLED显示屏特性的驱动电路。用此驱动电路研究了与驱动方式相关的(OLED显示屏特性即“串扰”、老化、击穿等，观测到与OLED“形成过程”相对应的“恢复过程”。实验结果表明．通过对驱动电路采取适当的措施，能够减轻“串扰”和击穿对显示屏造成的影响，并延长显示屏的使用寿命。     

PHS接收芯片中的限幅放大器与接收信号强度探测器的设计

本文采用0.25μCMOS工艺设计了一种应用于PHS接收芯片的10.8MHz低功耗限幅放大器和低温漂对数型接收信号强度探测器(RSSI)。电路采用了温度补偿方法减小温度对RSSI信号的影响。仿真结果表明此电路在-40℃～85℃的温度范围内RSSI信号误差小于60mV。RSSI线性度误差在±1dB范围内,输入动态范围约为56dB,并且限幅放大器输出电压峰峰值被限定为550mV。在3V电源电压下电路总功耗为8.3mW。     

基于图像CDF阈值的LCD-TV动态背光主亮度提取算法及其硬件实现

提出了一种基于积累分布函数(CDF)阈值的动态背光液晶电视背光信号提取算法,可动态控制液晶电视背光亮度以达到降低功耗、提升对比度的目的。该算法亦能通过调节CDF阈值有效控制显示图像失真率,可有效提升液晶电视画面质量。对提出的算法硬件电路进行了设计,进一步证明了该算法的可实现性。     

基于FPGA的三速SDI设计

研究了SDI发展现状,针对用同一物理接口动态支持三速(标准清晰度/高清晰度/3G)SDI的可行性,提出了一个基于FPGA的三速SDI设计方案。主要阐述了三速SDI的设计思想,详细分析了系统主要模块的功能及方案的基本硬件组成,并评估了该设计的性能和适用性。     

用于器件描述和电路仿真的新型多晶硅TFT直流模型

提出一种新型的多晶硅薄膜晶体管电流-电压物理模型.考虑了陷阱态密度的V形指数分布,运用Lambert W函数推出了表面势的显式求解方法,大大提高了运算效率,在电路仿真中发挥了重要作用.基于指数的陷阱态密度和计算的表面势,描述了亚阈值区和强反型区的漏电流特性.推导了完整、统一的漏电流表达式,包括翘曲效应.在很广的沟道长度范围和工作区内,模型和实验数据一致.