基于FPGA的多路高速数据传输同步时延测量系统

为了测量多路高速数据传输的同步时延,设计了一种同步时延测量系统,采用FPGA的输入输出延迟单元(IODELAYE)和混合模式时钟管理器(MMCM)移动采样点位置,得到不同采样点位置的采样数据,通过计算机分析采样数据,找到传输不稳定的采样点位置,并计算出同步时延。IODELAYE保证了系统的高精度,通过与MMCM的结合,使系统具有宽量程的特点。测试结果表明,该系统性能稳定,测量误差小于0.2 ns,适用于多路高速数据传输场合。     

时域宽带自适应波束形成器设计

针对现有含反馈支路的时域宽带自适应波束形成器运算量大、干扰抑制能力受限的问题,基于广义旁瓣相消结构,引入一条固定系数的全极点反馈支路,设计一种新的时域宽带自适应波束形成器,减少了前向支路所需抽头延迟线个数即自适应权个数,从而降低了运算量,加快了收敛速度。全极点反馈支路以逼近包含干扰频带的带通滤波器为目标进行离线最优化设计,在保证稳定性的同时,增强了波束形成器的干扰抑制能力。仿真结果表明：与现存含反馈支路的时域宽带自适应波束形成器相比,采用相同的自适应算法,设计的波束形成器收敛更快、干扰抑制能力更强;实现相同的 SINR 改善时,新的波束形成器所需运算量远小于现存波束形成器。     

4GHz带宽任意波形发生器设计

针对高采样率大带宽复杂波形信号的测试需求,设计实现了一种宽带任意波形发生器.采用国产高速DAC芯片、高性能FPGA和宽带可控增益放大器的设计方法,国产DAC集成CML数据接口,保证了传输带宽.测试结果表明:该系统支持10 GSPS采样率、4 GHz带宽的任意波形信号输出,具有良好的性能.