基于刻蚀工艺的IC关键面积计算模型与实现方法

在IC的制造过程中,由于工艺的随机扰动,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化.论文在分析过刻蚀和欠刻蚀对IC版图影响的基础上,提出了基于工艺偏差影响的IC关键面积计算新模型和实现方法.模拟实验表明模拟结果与理论分析是一致的.     

IC缺陷轮廓的分形插值模型

现用于集成电路(IC)成品率预报及故障分析的缺陷模型均是用圆或正方形来代替真实缺陷的复杂轮廓进行近似建模的,从而在模型中引入了很大的误差。本文利用分形插值的思想直接对真实缺陷的轮廓进行模拟,从而提出了一种新的缺陷轮廓表征模型。实验结果表明:与传统的最大圆模型、最小圆模型及椭圆模型相比,新模型的建模精度有了很大的提高。     

随机规划中的一些逼近结果

主要讨论了一类随机规划的目标函数分别在概率测度序列分布收敛、函数序列上图收敛以及随机变量序列均方可积收敛等收敛意义下目标函数序列的收敛情况。基于上述收敛情况给出了一些逼近思想，这些思想可应用于求解这类随机规划问题。     

等离子体工艺引起的MOSFET栅氧化层损伤

在深亚微米 MOS集成电路制造中 ,等离子体工艺已经成为主流工艺。而等离子体工艺引起的栅氧化层损伤也已经成为限制 MOS器件成品率和长期可靠性的一个重要因素。文中主要讨论了等离子体工艺引起的充电损伤、边缘损伤和表面不平坦引起的电子遮蔽效应的主要机理 ,并在此基础上讨论了减小等离子体损伤的有效方法。     

基于刻蚀工艺的IC关键面积计算模型与实现方法

在IC的制造过程中,由于工艺的随机扰动,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化.论文在分析过刻蚀和欠刻蚀对IC版图影响的基础上,提出了基于工艺偏差影响的IC关键面积计算新模型和实现方法.模拟实验表明模拟结果与理论分析是一致的.     

开路缺陷的软故障关键面积研究

从软故障的产生机制出发,研究了软故障的作用模式.为了计算软     

基于OrCAD/PSpice 9的电路多目标优化设计

提出了一种基于OrCAD／PSpice9的电路多目标优化设计方法，应用该方法可以对各目标参数问的互抗性进行定性分析，并有效地确定他们的权系数，从而实现电路的最佳设计。     

基于刻蚀工艺的IC关键面积计算模型与实现方法

在 IC的制造过程中 ,由于工艺的随机扰动 ,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化 .论文在分析过刻蚀和欠刻蚀对 IC版图影响的基础上 ,提出了基于工艺偏差影响的 IC关键面积计算新模型和实现方法 .模拟实验表明模拟结果与理论分析是一致的     

VLSI容错设计研究进展(2)——功能成品率与可靠性的研究

带冗余的集成电路的成品率的估计对制造者来说是一个非常重要的问题。文中将集中分析和讨论带冗余的成品率模型和可靠性,给出了该领域研究进展的最新结果,并指出了进一步研究的方向和策略。     

VLSI3-维容错结构及其成品率分析

本文研究ＶＬＳＩ电路的ＮＰＩＲＡ结构及其成品率,分析间隙冗余阵列的（ｓ,８）类结构,提出最优的（ｓ,８）间隙冗余阵列的定义,同时给出了最优的（ｓ,８）间隙冗余的成品率的下界表示．