含失调补偿的高速灵敏放大器的设计

灵敏放大器被用于静态随机存储器中数据的读出,该文针对灵敏放大器的灵敏度及响应速度问题,基于锁存器型灵敏放大器结构,通过对电路的失调来源进行推导,提出一种利用线性电流的反馈进行失调补偿的电压型灵敏放大器。该电路采用UMC 65 nm工艺,仿真结果表明,改进后电路的灵敏度为50 mV,后仿延时为47 ps,数据读出延时为139.4 ps,功耗延时积为2.006×10-24J·s,且电路的延时、功耗延时积受PVT影响较小。与传统结构的电路相比,灵敏放大器失调电压标准差降低了48.57%,数据读出时总延时为原来的51.42%。     

基于eFPGA的可重构片上系统研究

嵌入式现场可编程门阵列(eFPGA)由于具有可反复编程的特性,被广泛应用于场景复杂的片上系统中。文中设计了一款基于eFPGA的可重构系统,针对重构速度以及码流传输的能耗问题,通过优化配置控制电路和采用码流压缩传输的方法,使系统更加灵活的同时降低了能耗。在软硬件协同实验中,eFPGA比E203实现AES的速度提高了3 279倍,比Cortex-A9提高了2 247倍,且该系统重构只需要1 630个周期。在TSMC 28 nm条件下进行综合,结果表明,该系统频率可达到200 MHz以上,并利用PTPX对其进行功耗分析,结果表明,该系统在配置过程中最多可节省82.1%的能耗。