排序方式: 共有20条查询结果,搜索用时 19 毫秒
1.
2.
3.
4.
5.
本文在分析MOSFET衬底电流原理的基础上,提出了一种新型抗热载流子退化效应的CMOS数字电路结构.即通过在受热载流子退化效应较严重的NMOSFET漏极串联一肖特基二级管,来减小其所受电应力.经SPICE及电路可靠性模拟软件BERT2.0对倒相器的模拟结果表明:该结构使衬底电流降低约50%,器件的热载流子退化效应明显改善而不会增加电路延迟;且该电路结构中肖特基二级管可在NMOSFET漏极直接制作肖特基金半接触来方便地实现,工艺简明可行又无须增加芯片面积. 相似文献
6.
本文讨论了用作高速开关和放大的平面型垂直DMOS FET的优化设计,出了能用于亚ns(毫微秒)开关的高压器件的设计考虑,并讨论了这种器件的版图设计和制造要求。然后评述了用于生产高速垂直DMOS FET的制造流程。工艺中的关键与特色是包括自对准多晶硅栅、全离子注入结、浮置的扩散保护环和金基金属化。用这种工艺作出的器件的重要电特性是漏—源击穿电压(BVDSS)>100V、共源截止频率(fco)=2GH_z。探讨了短沟DMOS器件的直流和交流特性模型。器件在测试电路中的性能表明,平面型垂直DMOS将是一种很好的高速、高压开关器件。 相似文献
7.
SiGe半导体在微电子技术发展中的重要作用 总被引:1,自引:1,他引:0
从Si-BJT和Si-FET集成电路在提高频率、速度上的困难,到SiGe-HBT和SiGe-FET及其集成电路的优异特性,论述了SiGe半导体在Si基微电子技术发展中的重要作用;特别强调了应变增强载流子迁移率-应变工程技术的重要作用.介绍了SiGe器件及其集成电路的发展概况. 相似文献
8.
这里我们讨论Si气相外延生长的问题。 我们知道,对外延工艺最基本的要求就是要能精确控制外延层的厚度和保证外延层的单晶晶体质量。而这与外延生长速度的快慢及其精确控制直接有关。若能精确控制外延生长速度,则就能实现对外延层厚度的精确控制。外延晶体质量显然是与生长速度有关的。因为,若生长速度太快,以致Si原子来不及在Si片表面上整齐排列,则必将造成缺陷以至发展成为多晶层。下面就从考虑生长速度出发来讨论如何选择外延条件,以满足厚度控制和晶体质量的要求。 相似文献
9.
10.
自从Mimura等人1980年首次研制出了第一只高电子迁移率晶体管(HEMT),其优越的电子传输性能备受注目,可望在超高速数字电路和逻辑集成电路中得到广泛应用。本文采用Xia等人提出的三段速-场公式,在考虑了300K时场相关迁移率、沟道长度调制效应以及串联源、漏电阻等效应的基础上,又加入了Al_xGa_(al-x)As的组分x的调制效应,以适应能带工程和高性能电路的需要;推导并求解x>0.3的Al_xGa_(1-x)As/GaAsHEMT的直流I-V特性。计算结果与理论值符合良好。 相似文献