用于无源标签芯片的高可靠性上电复位电路

设计了一种适用于无源超高频射频识别(UHF RFID)芯片的超低功耗上电复位电路。对上电检测电路输出信号及该信号的延迟信号进行相与操作,并对RFID芯片的异常掉电情况进行了优化,最终生成复位信号。采用工作于亚阈区的MOSFET和纯数字逻辑电路,大大降低了静态功耗。在SMIC 0.18 μm EEPROM工艺下对电路进行仿真验证。结果表明,生成的复位信号准确可靠,静态功耗低至34 nW。     

一种可变码长码率QC-LDPC编译码芯片设计与实现

提出一种可变码长码率QC-LDPC编解码芯片结构,并进行了硬件实现,包括基于循环移位矩阵向量乘法器的编码模块和基于部分并行循环迭代译码结构的译码模块.对该QC-LDPC编解码器的性能评估结果表明：采用该结构的编解码器性能优良,实现复杂度低,数据吞吐率高.在此基础上,采用90nm CMOS工艺,对QC-LDPC编解码器进行了逻辑综合和版图设计,芯片版图面积为15mm2,功能和性能指标满足设计要求.     

用于超高频标签芯片的低功耗高稳定时钟电路

提出一种适用于无源超高频射频识别(UHF RFID)标签芯片的时钟产生电路。电路使用N型金属-氧化物-半导体(NMOS)栅极电压取代了复杂的比较器电路作为比较电平,精简了电路结构,降低了电路功耗,减小了版图面积;使用二极管方式连接的NMOS管作温度及工艺补偿感应管,利用其栅压变化控制充放电电流,使其在不同工艺角下,当温度在较大范围内变化时,均能实现输出频率稳定。采用中芯国际0.18 μm工艺进行仿真验证,结果表明：当电源电压为1 V,基准电流为130 nA时,电路功耗仅为447 nW;在工艺角由ss变化到ff的过程中,输出频率偏差不超过2.43%,;温度在-40~90 ℃范围变化时,输出频率偏差小于0.99%,适合无源射频识别标签芯片使用。     

基于SiGe BiCMOS工艺的25Gbit/s跨阻放大器设计

采用0.25 μm SiGe双极CMOS (BiCMOS)工艺设计并实现了一种传输速率为25 Gbit/s的高速跨阻前置放大器(TIA).在寄生电容为65fF的情况下,电路分为主放大器模块、两级差分模块和输出缓冲模块.相比传统的跨阻放大器,TIA采用Dummy形式实现了一种伪差分的输入,减小了共模噪声,提高了电路的稳定性;在差分级加入了电容简并技术,有效地提高了跨阻放大器的带宽;在各级之间引入了射极跟随器,减小了前后级之间的影响,改善了电路的频域特性.电路整体采用了差分结构,抑制了电源噪声和衬底噪声.仿真结果表明跨阻放大器的增益为63.6 dBQ,带宽可达20.4 GHz,灵敏度为-18.2 dBm,最大输出电压为260 mV,功耗为82 mW.     

适用于FPGA的浮点型DSP硬核结构设计

提出一种浮点型数字信号处理器(DSP)硬核结构,在兼容定点数运算的同时,也为浮点数运算提供较好支持。目前各大现场可编程门阵列(FPGA)主流厂商在实现浮点数运算功能时均采用软核实现方式,即将浮点数运算算法映射到芯片上,通过逻辑资源和DSP模块实现。相比于传统方法,提出的硬核结构在不占用FPGA中其他逻辑资源情况下,仅利用DSP模块便能完成浮点数运算。设计中,充分考虑负载和时延影响,插入多级流水线,显著提高浮点数的计算效率。采用中芯国际(MCI)28 nm工艺设计并完成所提出的浮点型DSP硬核结构。仿真结果表明,所提出的硬核结构的单个浮点数加法和乘法效率为0.4 Gflops。     

高灵敏度GPS导航算法分析

为了实现在室内和城市等低信噪比环境下的全球定位系统(GPS)导航,介绍了导航终端捕获卫星信号的基本原理。分析了相干积分算法、非相干积分算法、差分相关算法和圆周相关算法4种主要的卫星捕获算法,在此基础上提出了相干积分算法结合差分相关算法的高灵敏度GPS导航芯片设计方案。通过仿真分析,该芯片能够在15 dBHz的低载噪比环境下实现对卫星信号的正常捕获。