高速CMOS钟控比较器的设计

基于预放大锁存理论,设计了一种高速钟控比较器,它包括三个主要部分:预放大器、判断级电路、输出缓冲器。在SMIC 0.18μm CMOS工艺模型和1.8 V电源电压下,采用Hspice对比较器电路进行仿真,结果表明在500 MHz的时钟频率下,精度可达0.3 mV,功耗仅为26.6μW。该电路可以应用在高速Flash ADC电路中。     

TH-UWB通信系统数字接收机的芯片设计

设计了一种结构简单的UWB通信系统单用户数字接收机芯片。分析了跳时脉位调制(TH-PPM)超宽带信号的产生原理,在传统TH-UWB相关接收模型的基础上,采用一种结构简单且易于数字相关处理的接收机。该结构能有效降低接收机的复杂度。采用Cadence的Spectre仿真工具,对设计的电路和版图进行了仿真。后仿真结果表明,系统可正确地恢复信息码。设计的数字接收机采用SMIC 0.18μm标准CMOS工艺,工作电压为1.8 V。