面向ASIC设计的单载波超宽带信道均衡研究

单载波超宽带通信系统的均衡在芯片实现中面临高吞吐率、高性能和低复杂度三方面问题。该文首先比较了最大似然均衡（MLSE）、线性均衡（LE）、判决反馈均衡（DFE）及单载波频域均衡（SC-FDE）在性能、复杂度及高速化实现上的优缺点,并综合考虑SC-UWB系统这一特殊的应用场景最终选择了DFE。然后针对DFE算法中的三个关键参数——前馈阶数Nf,反馈阶数Nb及判决延迟D,提出了一种实际系统中有效且实用的参数优化设计策略,最后仿真证明了优化策略的实用性和有效性。     

SRAM型FPGA中SEM IP核的验证与自动注错方法

星载设备长时间工作在空间环境中,宇宙中的带电粒子会造成器件功能异常,产生存储器软错误,严重时会损坏硬件电路.为模拟辐照环境对器件的影响,利用Xilinx公司的软错误缓解(SEM)控制器IP核,搭建了基于Xilinx Kintex-7的验证与测试平台,完成对SEM IP核的功能验证.为提高测试效率,设计了基于上述平台的自动注错方法.经过验证,该方法能够达到预期的帧地址覆盖率.实验结果表明,SEM IP核具备软错误注入与缓解功能,自动注错方法有利于此IP核的实际应用.     

低存储高速可重构LDPC码译码器设计及ASIC实现

在星上应用中,能够融合多种标准的可重构低密度奇偶校验(LDPC)码译码器受到越来越广泛地关注。然而,由于星上存储资源受限以及空间辐射效应对存储器的影响,传统需要消耗大量存储资源的可重构LDPC译码器很难适用于星上高速信号处理。该文提出一种新颖的可重构译码器架构,通过分层流水线迭代实现高吞吐率,通过结合不同LDPC码字的结构特点实现低复杂度的可重构译码,通过简化存储迭代传递信息以及信道对数似然比(LLR)信息节省存储空间。流片实现结果表明,在台积电(TSMC)0.13 mm工艺下,单路译码器最高可达1.5 Gbps的吞吐率,占用7.8 mm2的硅片面积,最高节省40%的存储资源。