一种抗单粒子全加固D触发器的设计

采用当前成熟的两种抗单粒子翻转锁存器构成了主从D触发器,在D触发器加固设计中引入了时钟加固技术,对输出也采用了加固设计。仿真对比显示本设计的加固效果优于国内同类设计。     

闭环曲率补偿的低电源电压带隙基准源的设计

这篇文章提出了一种低电源电压高温度稳定性的带隙基准源.这种基准源主要思路是将输出基准电压反馈回曲率补偿回路,从而建立了一个闭环反馈回路.在这个闭环回路中,一方面,输出电压的温度系数越低,补偿电路就可以产生更准确地补偿电流,从而更加完全的抵消掉具有温度依赖的对数项;另一方面,如果补偿电路将对数项抵消得更彻底,输出电压的温度系数就会更低,这就形成了一种静态的正反馈.因而通过不断的调节补偿电阻,可以完全抵消掉对数项,实现高温度稳定性的基准源.同时利用电平移位技术为基准源设计了一个适合低电压工作的运算放大器.基于标准的0.18μmCMOS工艺设计了一种基准源电路.仿真结果表明这种基准源可以工作在电源电压从0.8V到1.8V,输出基准电压Vref的电压偏差只有0.87mV/V,在-20到80度温度范围内,Vref的温度系数为0.63ppm/oC.     

FPGA硬核处理器系统加速数字电路功能验证的方法

为了缩短专用集成电路和片上系统的功能验证周期,该文提出FPGA硬核处理器系统加速数字电路功能验证的方法。所提方法综合软件仿真功能验证和现场可编程门阵列原型验证的优点,利用集成在片上系统现场可编程门阵列器件中的硬核处理器系统作为验证激励发生单元和功能验证覆盖率分析单元,解决了验证速度和灵活性不能统一的问题。与软件仿真验证相比,所提方法可以有效缩短数字电路的功能验证时间;在功能验证效率和验证知识产权可重用方面表现优于现有的FPGA原型验证技术。     

ICE中调试模块IP软核的设计与实现

开发人员在根据通用仿真器方案开发所需在线仿真器时,由于受ICE机制中调试模块IP软核的限制,并没有一个完整的调试模块方案,使得开发周期加长、成本增加。针对基于FPGA的通用在线仿真器方案缺少调试模块详细设计方案的问题,采用自顶向下划分层次和自底向上模块单独设计相结合的方法,设计出具有调试模块的IPcore,并结合EM78P447S的IP软核,在Xilinx Spartan系列XC3S700AN开发板套件中进行了验证。     

基于IP的八位MCU设计

随着集成电路设计技术的发展,设计周期越来越短。基于IP功能块的设计成为一种非常有效ASIC设计方法。MCU6002就是利用我们以前开发的部分模块(包括CPU等)并增加了部分电路设计完成一种新结构的MCU。同时也对基于IP功能块的设计方法进行了研究,生成了一些新的IP模块,对设计效率的提高具有很重要的意义。此芯片主要用于电子日历、游戏机等产品中,具有很大市场需求。     

闭环曲率补偿的低电源电压带隙基准源

A new low-voltage CMOS bandgap reference （BGR） that achieves high temperature stability is proposed. It feeds back the output voltage to the curvature compensation circuit that constitutes a closed loop circuit to cancel the logarithmic term of voltage VBE. Meanwhile a low voltage amplifier with the 0.5 μm low threshold technology is designed for the BGR. A high temperature stability BGR circuit is fabricated in the CSMC 0.5μm CMOS technology. The measured result shows that the BGR can operate down to 1 V, while the temperature coefficient and line regulation are only 9 ppm/℃ and 1.2 mV/V, respectively.     

具有频率调谐的GNSS接收机双模复数滤波器

A fifth/seventh order dual-mode OTA-C complex filter for global navigation satellite system receivers is implemented in a 0.18μm CMOS process.This filter can be configured as the narrow mode of a 4.4 MHz bandwidth center at 4.1 MHz or the wide mode of a 22 MHz bandwidth center at 15.42 MHz.A fully differential OTA with source degeneration is used to provide sufficient linearity.Furthermore,a ring CCO based frequency tuning scheme is proposed to reduce frequency variation.The measured results show that in narrow-band mode the image rejection ratio（IMRR）is 35 dB,the filter dissipates 0.8 mA from the 1.8 V power supply,and the out-of-band rejection is 50 dB at 6 MHz offset.In wide-band mode,IMRR is 28 dB and the filter dissipates 3.2 mA.The frequency tuning error is less than±2%.     

创新单级环形振荡器的研制

提出了一款创新的单级环形振荡电路.该电路通过采用交叉耦合结构,制造额外的极点,使单级放大电路的相位交点总是发生在增益交点之前,此时根据巴克豪森准则,电路在环路相移为180°时增益仍然大于1,因此电路可持续振荡.此外,为了验证该振荡器的实用性,设计了一款以该振荡器作为VCO的可编程锁相环.电路采用标准0.5 μm CMOS工艺制造,流片结果显示该电路最高能工作在1.005 GHz,此时相位噪声达到-81 dBc/Hz@1 MHz.