AD9520高速时钟发生器在5Gs/s数据采集系统中的应用

随着高速数据采集系统的快速发展及其复杂性提高,其关键部分高速ADC(Analog to Digital Converter,模/数转换器)对时钟质量的要求也越来越高,为此提出了一种基于内部集成2.5 GHz VCO(压控振荡器)的低相位噪声锁相环时钟芯片AD9520[1]的高质量时钟电路设计,介绍了在5 Gs/s高速数据采集系统中AD9520的具体设计应用,包括其控制寄存器的参数配置以及初始化顺序等,给出了该高速数据采集系统的原理框图,并采用Xilinx公司ISE软件中的在线逻辑分析仪(ChipScope Pro)测试了时钟性能,实测表明整体指标达到设计要求。     

WCDMA无线网络规划分析

首先概述了WCDMA无线网络规划的范围及一般步骤和流程;然后详细论述了功率控制、业务类型、上/下行链路、切换方式等方面WCDMA无线网络规划与GSM规划的区别;接着重点讨论了WCDMA无线网络规划中系统容量、负载因子、干扰容限、小区覆盖半径等参数的确定;最后指出了在规划WCDMA无线网络时综合考虑覆盖、容量和质量的重要性。     

5Gsps高速数据采集系统的设计与实现

以某高速实时频谱仪为应用背景,论述了5 Gsps采样率的高速数据采集系统的构成和设计要点,着重分析了采集系统的关键部分高速ADC（analog to digital,模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基础上,采用Xilinx公司ISE软件的在线逻辑分析仪（ChipScope Pro）测试了ADC和采样时钟的性能,实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果,表明系统实现了数据的实时采集存储功能。     

EV8AQ160型ADC在2.5 Gsps双通道高速信号采集系统中的应用

针对某高速实时频谱仪中的高速模数转换器(ADC)的应用,基于信号采集系统硬件平台,介绍了一种最大采样率可达5 Gbps的高速8位A/D转换器EV8AQ160。该器件内部由4路并行的ADC构成,各路ADC可并行工作也可交错工作。详细描述了EV8AQ160在交错模式下的工作原理,介绍了其在某双通道高速信号采集系统中的应用,给出了EV8AQ160与Xilinx公司Virtex-6 FPGA的接口设计方案以及系统结构框图,并用ISE的在线逻辑分析仪(ChipScope Pro)测试了ADC性能。把ADC输出的数据存储在DDR3中,然后进行FFT变换,进而分析ADC的信噪比及有效位数,实测表明整体指标达到设计要求。     

网络安全审计及其应用前景

文章介绍了网络安全审计的必要性、原理、功能的定义及网络安全审计的体系结构、特点,并展望未来美好的应用前景。     

短基线无源多站时差定位精度分析及快速计算方法

基于无源多站时差定位数学模型,针对短基线远距离定位场景,给出时差(TDOA)测量误差、站址测量误差（考虑主站与辅站之间的相对位置误差）等参数对GDOP的定量分析及其快速计算方法,由此快速计算出参数变化后的GDOP。通过仿真,比较快速计算得到的GDOP与理论GDOP的误差,发现当TDOA测量误差初值较小时,快速计算的误差小于4%;当TDOA测量误差初值在20 ns以上时,快速计算的误差小于0.3%;当相对位置误差初值不小于1 m时,快速计算的误差小于0.2%。快速计算GDOP在实际工程应用中有重要的指导意义。