用芯片图形与数据带比较检查掩模缺陷

为了零缺陷的突破,本文介绍芯片图形与数据带(Die-to-date base)比较检查掩模版缺陷的原理,系统组成和数据结果分析。     

兆位级DRAM掩模版的检测技术

针对华晶科研所设计的JSC71095CFAR电路来阐述兆位级DRAM掩模版的质量要求，从而建立兆位级掩模版检测程序，以及切实有效的质量参数指标。并重点描述掩模版“0”缺陷的实现和CD尺寸、套准精度的测试技术及SPC质量统计技术。