Some Notes about Tanaka''''s Equation

ＳｏｍｅＮｏｔｅｓａｂｏｕｔＴａｎａｋａ＇ｓＥｑｕａｔｉｏｎＹａｎＺｈｉｂｉｎ（严质彬）（ＤｅｐａｒｔｍｅｎｔｏｆＭａｔｈｅｍａｔｉｃｓ，ＨａｒｂｉｎＩｎｓｔｉｔｕｔｅｏｆＴｅｃｈｎｏｌｏｇｙ，Ｈａｒｂｉｎ，１５０００１）ＡｂｓｔｒａｃｔＬｅｔ｛Ｗｔ...     

WiMAX/LTE射频收发机中低功耗VCO的设计

采用互补型交差耦合结构,设计了一个可工作于WiMAX(IEEE 802.16e,2.469~2.69 GHz)和LTE(2 496~2 690 MHz)无线射频收发机的压控振荡器(VCO)。采用TSMC 0.18 μm CMOS工艺对VCO电路进行设计及仿真。仿真结果表明,在1.2 V电源电压下,压控振荡器的功耗为1.44 mW,振荡频率变化范围为2.43~2.69 GHz,可调范围约为10.15%,相位噪声为-120.4 dBc/Hz@1 MHz,FOM为-186.9,满足WIMAX/LTE无线通信系统的要求。     

一种用于VCO供电的低噪声LDO

设计了一种可用于UHF RFID读写器芯片中VCO供电的低噪声、大带宽(1 MHz)内高PSRR、片外无补偿电容的LDO。根据LDO基本结构对输出噪声进行详细分析;在带隙基准输出端构造一低通滤波器,有效移除了带隙基准对LDO输出噪声的影响;提出用二极管连接的MOS管代替LDO中的分压电阻,使得输出噪声得到进一步优化。电路采用IBM 0.18 μm CMOS工艺进行设计和仿真,在10 kHz频率处,PSRR为－70 dB,输出噪声为21.01 nV·Hz-1/2;在1 MHz频率处,PSRR为－47 dB,输出噪声为6.187 nV·Hz-1/2;在10 MHz频率处,PSRR为－27 dB,输出噪声为6.244 nV·Hz-1/2。     

一种0.18 μm CMOS模拟滤波器的设计与实现

基于0.18 μm CMOS工艺,实现了一种6阶有源RC模拟滤波器,截止频率可以配置为1.25 MHz/2.5 MHz/5 MHz/10 MHz,增益可以配置为0 dB/6 dB/12 dB/18 dB,能够应用于WiMAX/WLAN接收机。采用一种新型的自动频率校准电路,使滤波器的截止频率不受工艺变化的影响。测试结果表明,在1.8 V电源电压下,消耗电流16 mA,输入3阶交调为23.4 dBm。正交两路模拟滤波器与频率校准电路所占面积为0.38 mm²。     

MEMS刻蚀工艺仿真模型及研究进展

随着计算机技术和微机电系统发展的需要,微加工刻蚀工艺的计算机模拟得到了飞速发展。综述了微加工刻蚀工艺的研究现状以及几种典型的工艺刻蚀仿真方法,分析了各种方法的优势和不足;重点介绍了在基于各向异性刻蚀方面应用广泛的元胞自动机法(CA),分析其优势所在,并阐述了CA模型的基本原理、发展变化和研究应用。     

基于Delta RCS的RFID标签天线方向图测量方法

RFID标签天线方向图是RFID标签的一项重要性能指标。由于标签没有标准的接口进行馈电,很难采用传统的天线测量方法测量标签天线方向图。基于RFID标签的双站散射原理和雷达截面差值(ΔRCS)概念,提出了一种新的测试方法,可以对封装好的商业标签进行天线方向图测量。通过对一种商用超高频标签进行实测与仿真,证明两者的结果具有很好的一致性。     

低压低功耗智能传感器模拟前端设计进展

介绍了国内外模拟前端低功耗设计的发展现状以及挑战。基于模拟集成电路功耗设计理论,对智能传感器模拟前端进行了分析,重点论述了模拟前端低功耗设计的特点以及系统级、电路级创新性的实现方法,展望了低压低功耗模拟设计技术的发展趋势。     

基于TCAD的45 nm CMOS器件温度特性模拟

基于TCAD工具,在一定温度范围内,对45 nm器件的电特性与性能稳定性是否能保持进行了建模和模拟验证。通过TCAD工具建立工具流,在300~400 K温度下,实现对45 nm CMOS器件I-V特性的模拟,以观察器件在一定温度范围内的特性曲线。通过与工艺文件对比表明,在25 ℃~127 ℃范围内,45 nm CMOS器件的电特性能够保持一定的稳定性。     

交流信号对亚微米CMOS集成电路可靠性的影响

介绍了交流信号对亚微米CMOS集成电路可靠性的影响,重点分析了亚微米CMOS集成电路中交流应力下的热载流子效应、电迁移、栅氧化层介质击穿效应。通过与直流应力下器件可靠性的对比,分析交流信号与直流信号对亚微米CMOS集成电路可靠性影响的差异。     

一种0.2 mm210位50 MS/s流水线型模数转换器

设计了一款适用于无线通讯系统的3.3 V,10位50 MS/s流水线型模数转换器。减小面积和功耗是设计的核心。通过运放共享技术,减小了芯片功耗和面积;使用耗尽型MOS管改进的CMOS开关替代栅压自举开关,节省了开关面积;采用薄栅器件作为主运放的输入管,提高了运放带宽,减小了运放的面积和功耗;采用耗尽型MOS管设计辅助运放,减小了辅助运放的功耗。基于华虹NEC 0.13 μm 1P6M CMOS工艺,ADC核心版图面积仅为0.2 mm²,功耗为45 mW;在50 MHz采样频率,11 MHz输入信号下,SFDR达78 dB,SNDR达60.7 dB, 有效位数为9.8位。