一种改进的快速逻辑综合算法

通过对经典的改进Q-M算法进行深入研究，结合实际应用中的问题，提出了几点改进，使得软件在运行速度和空间占用上有了很大改进。     

浮点加法器的VHDL算法设计

以浮点加法器的算法设计和结构映射为例。讨论了如何进行布告同对象的ASIC系统的设计。并给出浮点加法器部分模块的VHDL描述。