GPS C/A码平均相关捕获算法的FPGA设计

利用快速傅里叶变换（FFT）在频域实现循环相关是一种GPS C/A码快速捕获方法,但在现场可编程门阵列实现时资源消耗大,且要求计算点数为2的整数幂次。为此,采用平均分组,以更小FFT计算模块实现循环相关,完成C／A码捕获,即平均相关法,解决了资源消耗大和计算点数问题。通过使用硬件描述语言完成了平均相关法的FPGA实现,经过ModelSim和MATLAB仿真结果的比较,验证了平均相关法的正确性。     

单通道GPS模拟信号源的设计

单通道GPS模拟信号源是基于软件无线电技术的，通过构建基于DSP＋DDS技术的单通道GPS模拟信号源的系统模型（图1），对算法进行设计、推导，采用Matlab软件对系统仿真，用C语言编写该系统的算法程序和接口程序，最终完成系统的软、硬件设计与调试。     

FFT快速捕获算法在GPSC／A码与P（Y）码中的应用

一种快速、有效的GPS信号捕获方法是通过在整段数据上并行搜索伪码相位,对一段输入数字中频(IF)序列和一段本地复现伪码序列进行快速傅里叶变换(FFT)运算来实现。分析了用FFT实现循环相关及其在GPS C/A码捕获中的应用,采用整区间相关、扩展复现码折叠、叠加相加和叠加丢弃法实现P(Y)码快速直接捕获,用补零、线性内插、Sinc内插、平均相关和双倍长度补零法解决计算点数问题,用扩展计算点数方法解决由导航数据引起的相位反转、超长序列与短序列进行线形相关运算及用循环相关实现线形相关等应用中的具体问题。     

全数字接收机中的下变频技术研究

数字下变频(Digital Down-Conversion,DDC)是实现全数字接收机的核心技术之一.下变频包括混频和抽取两个关键模块,中频输入信号通过数字混频器变换到基带,并经抽取滤波器降低采样率,从而进一步减少后端实时处理的计算量.采用MATLAB对数字下变频模块进行性能仿真和高效的设计,给出优化的多级抽取滤波器设计结果;并结合基于软件无线电构架的BPSK通信体制,证明数字下变频算法稳定可靠,适用全数字接收机的设计要求.     

TMS320C6713 DSP与数字上变频器AD9857接口设计

讨论了TI公司的数字信号处理器TMS320C6713的多通道缓冲串行端口与数字上变频器AD9857的接口设计,详细阐述了两者的硬件接口和集成开发环境CCS下的软件实现。     

数据字长对GPS信号捕获跟踪性能影响分析

数据字长对GPS接收机性能和硬件资源消耗有着重要影响,以循环相关捕获算法为例,利用线性方法建立GPS接收机各部分量化误差模型,讨论算法实现中各模块数据字长对信噪比的影响,给出了误差表达式,确定了系统性能与资源消耗的最优结合点.软件接收机仿真测试结果表明,该方法分析结果正确有效,能够为捕获跟踪电路的FPGA实现提供工程设计参考.