一种基于新型片上变压器的数字隔离器设计

片上变压器是在硅片上制造的空心变压器,具有高耦合系数、低功耗和可集成性,与传统的隔离器相比,基于片上变压器的数字隔离器在功耗、体积、传输速率等方面具有明显优势。通过3D仿真方法研究了片上变压器的几何尺寸对变压器性能参数的影响,得到了优化后的片上变压器设计参数。采用自主开发的工艺流程流片,研制了片上变压器样片。同时,介绍了一种与片上变压器相匹配的编解码电路原理和设计方法,研制出磁偶数字隔离器芯片。测试结果表明,磁偶数字隔离器芯片耐压隔离能力超过3 500 V,可实现0～40 Mibit/s的低功耗数据隔离传输,延迟时间为20 ns,脉宽失真<3 ns,验证了片上变压器设计的正确性。     

一种电流镜型的BICOMS带隙基准电压源

传统的带隙基准源电路中存在运算放大器，其性能指标在很大程度上受到运放失调电压（Offset）、运放电源电压抑制比（PSRR）等参数的限制。要想进一步其性能，就需在电路结构上进行改进。 为此，笔者设计了一种新型基准源电路，其采用电流镜复制技术，没有使用运算放大器，避免了运放输入失调和电源抑制比的限制，并利用深度负反馈技术，极大地提高了电源抑制比。     

一种误码率为10-12的750MHz半数字结构时钟和数据恢复电路的研究

A semi-digital clock and data recovery (CDR) is presented. In order to lower CDR trace jitter and decrease loop latency, an average-based phase detection algorithm is adopted and realized with a novel circuit. Implemented in a 0.13 μm standard 1P8M CMOS process, our CDR is integrated into a high speed serial and de-serial (SERDES) chip. Measurement results of the chip show that the CDR can trace the phase of the input data well and the RMS jitter of the recovery clock in the observation pin is 122 ps at 75 MHz clock frequency, while the bit error rate of the recovery data is less than 10 × 10^-12.     

GPS多天线测姿系统的历元连续模糊度解算

在实时姿态参数测量中,GPS载波相位测量模糊度的解算,是制约成功的关键问题,本文从分析多天线配置入手,提出了每个历元连续模糊度的解决办法。     

一种新型的BiCMOS带隙基准电压源

在分析传统带隙基准结构的基础上,根据当前集成电路设计中对基准电源的低压、低功耗、高电源抑制比的要求,设计了一种结构比较新颖的基准电压源电路。该电路工作在电流模式,带有启动电路和电流补偿电路,静态电流约为10μA,具有较低的温度系数和较高的电源抑制比。     

A 750 MHz semi-digital clock and data recovery circuit with 10~(-12) BER

A semi-digital clock and data recovery（CDR） is presented.In order to lower CDR trace jitter and decrease loop latency,an average-based phase detection algorithm is adopted and realized with a novel circuit. Implemented in a 0.13μm standard 1P8M CMOS process,our CDR is integrated into a high speed serial and de-serial（SERDES） chip.Measurement results of the chip show that the CDR can trace the phase of the input data well and the RMS jitter of the recovery clock in the observation pin is 122 ps at 75 MHz clock frequency,while the bit error rate of the recovery data is less than 10×10^-12.     

一种基于求和比较器的峰值电流控制结构

提出了一种基于求和比较器的峰值电流控制结构。该结构使用一个PWM求和比较器,同时实现了电压和电流的双环反馈及斜坡补偿。对求和比较器的外围电路进行了匹配和优化设计,该结构使开关电源的输出电压精度、稳定性和动态响应速度都得到了提高。经验证,采用该控制结构,输出电压精度可达到±1%以内,输入调整率和负载调整率分别为0.1%/V和0.1%/mA。该控制结构可广泛用于各种高性能DC/DC开关电源。     

一种基于LC振荡器的高效隔离式DC-DC开关电源

设计了一种基于片上变压器的隔离式DC-DC开关电源。通过分析影响开关电源能量转换效率的因素,设计了一种应用于隔离式DC-DC开关电源的LC振荡器,提高了隔离式开关电源的整体效率。采用CSMC 0.35 μm BCD工艺进行设计,并将该振荡器应用于隔离式开关电源。隔离式开关电源的输入电压为3.3 V,输出电压为5 V。仿真结果表明,时钟振荡频率为180 MHz,应用该振荡器的DC-DC开关电源最大输出电流达到62 mA,转换效率提高到35.6%。     

数字测试仪下的参数测试单元的设计

随着电子技术的迅速发展,数字集成电路得到了广泛的应用,数字芯片已经渗透到各个生产、生活的领域.与之相对应的,各个领域对数字芯片的性能、稳定性、可靠性也有了更高的要求.数字测试仪作为测试芯片性能最主要的技术正是在这样的环境下迅速发展起来.