模拟IC技术进展与动向

模拟IC主要用来对模拟信号进行采集、放大、形式变换和功率控制,一般包括标准模拟(线性与非线性连续信号)器件和混合信号(mixed signal)两大类.模拟IC技术涉及数据转换器(如A/D、D/A转换器等)、线性和非线性放大器(如运算放大器、视频放大器、对数放大器、电压比较器、模拟乘法器等)、电子开关和多路转换器(如总线转换器)、稳压电源调节器(如线性稳压器、开关电源等)及其它模拟IC(如驱动器、延迟线、部分半导体传感器等).     

内嵌微流道低温共烧陶瓷基板传热性能（英）

随着系统级封装（SIP）所容纳的电子元器件和集成密度迅速增加,传统的散热方法（热通孔、风冷散热等）越来越难以满足系统级封装的热管理需求。低温共烧陶瓷（LTCC）作为常见的封装基板材料之一,设计并研制了三种内嵌于LTCC基板的微流道,其中包括直排型、蛇型和螺旋型微流道（高度为0.3 mm,宽度分别为0.4, 0.5和0.8 mm）。通过数值仿真和红外热像仪测试相结合的方式分析了微流道网络结构、流体质量流量、雷诺数、材料热导率对内嵌微流道LTCC基板换热性能的影响,实验结果表明:当去离子水的流量为10 mL/min,热源等效功率为2 W/cm2时,直排型微流道的LTCC基板最高温度在3.1 kPa输入泵压差下能降低75.4 ℃,蛇型微流道的LTCC基板最高温度在85.8 kPa输入泵压差下能降低80.2 ℃,螺旋型微流道的LTCC基板最高温度在103.1 kPa输入泵压差下能降低86.7 ℃。在三种微流道中,直排型微流道具有最小的雷诺数,在相同的输入泵压差下有最好的散热性能。窄的直排型微流道（0.4 mm）在相同的流道排布密度和流体流量时比宽的微流道（0.8 mm）能多降低基板温度10 ℃。此外,提高封装材料的热导率有助于提高微流道的换热性能。     

一种用于RF MEMS移相器及开关可变电容的复合微桥膜结构

提出了一种基于微机械工艺的新型复合微桥膜结构 ,由低应力SiN/SiO2 (0 .5 μm/5 0nm )及Cr/Au(30nm/1μm)构成。相应的工艺流程较为简单。对影响其特性的因素进行了理论分析 ,并提出了 3种桥膜的平面结构 ;利用静电 /力耦合有限元法分析了各种结构的静电驱动特性以及各阶模态 ,结果得到了令人满意的驱动和机械性能 ;通过有限元高频仿真软件对桥膜结构与共面波导形成的可调电容结构进行了分析 ,结果表明其具有良好的射频 /微波性能。该桥膜结构适用于RFMEMS开关、移相器及开关式可调电容和滤波器等     

一种用于RF MEMS移相器及开关可变电容的复合微桥膜结构

提出了一种基于微机械工艺的新型复合微桥膜结构,由低应力SiN/SiO2 (0.5μm/50nm)及Cr/Au(30nm/1μm)构成.相应的工艺流程较为简单.对影响其特性的因素进行了理论分析,并提出了3种桥膜的平面结构;利用静电/力耦合有限元法分析了各种结构的静电驱动特性以及各阶模态,结果得到了令人满意的驱动和机械性能;通过有限元高频仿真软件对桥膜结构与共面波导形成的可调电容结构进行了分析,结果表明其具有良好的射频/微波性能.该桥膜结构适用于RF MEMS开关、移相器及开关式可调电容和滤波器等.     

4×25Gb/s光电收发一体模块封装的设计与实现

光电收发模块的性能对整个通信系统质量至关重要.设计一个包括光电器件、封装结构等参数的光电协同链路仿真系统,首先从系统封装方案、版图和信号完整性等方面进行设计优化,获得封装结构的电学参数;其次,对光电器件参数进行优化提取,并建立一个包括封装结构电学参数对系统的性能影响的光电协同的仿真链路,通过光电协同链路仿真提前对模块进...     

140GHz空腔滤波器设计及加工工艺研究

设计并实现了一种采用进口电火花技术加工的D波段电感膜片耦合的矩形波导空腔滤波器。采用等效电路法设计了一个140GHz矩形空腔带通滤波器。采用有限元仿真软件HFSS分析了腔体个数对滤波器主要性能的影响,最终成功设计了一个性能优良的四阶空腔滤波器,中心频率（140±3）GHz,带内插入损耗S21在-3dB以内,回波损耗S11在-20dB以下。采用电火花微加工技术成功加工出了四阶滤波器的主体部分,相应完成了结构键合等关键工艺,首次制作了基于电火花技术的D波段矩形波导空腔滤波器。测试结果为中心频率（138.5±3）GHz,带内插入损耗最好达到了-4.4dB。结果表明滤波器在140GHz具有带通特性和滤波功能,尽管与理论上的-3dB有差异,但考虑到加工误差、夹具损耗等情况下,样品主要技术指标与设计值较为一致。     

一种三维立体传输结构的分段式设计方法

随着信号频率以及芯片集成密度的持续增长,三维集成系统内部面临严重的耦合噪声问题。针对三维集成技术中广泛使用的硅通孔(TSV)和水平重布线层(RDL)构成的三维互连结构,提出了一种基于分段传输线(STL)的三维互连结构优化设计方案。通过将三维互连结构传输线按STL模式划分为数个传输线片段生成复数反射波,并运用基因算法(GA)筛选片段特征信息,从而优化反射波叠加效果,实现对传输过程中产生的信号损失进行补偿。仿真结果表明,该方法可以有效改善三维互连结构中由于耦合噪声造成的信号反射问题,提升系统传输性能。     

下一代交换结构

本文将对未来刚络交换中的如下二方面问题进行讨论:网络供应商面临的挑战;这些挑战对设备供应商带来的影响;下一代交换结构应该满足的要求。     

芯粒集成系统封装I/O高速总线架构设计及实现

随着集成密度和单片处理速度的不断提升,芯粒集成系统封装（Chiplet SiP）中互连网络日趋复杂且信号与电源完整性、传输能耗问题日趋严重,芯粒与SiP外部的数据交换I/O(Input/Output)容量的提升遭遇瓶颈。为提升芯粒集成度、提高数据传输速率与准确率、降低系统功耗,根据芯粒间通信的最新标准通用芯粒互连技术（Universal chiplet interconnect express, UCIe）,利用高速串行计算机扩展总线标准（Peripheral component interconnect express, PCIe）在高速数据存储及传输方面的技术优势,设计出一种芯粒高速I/O通信的架构,并用FPGA验证了此架构的可行性,为UCIe标准的落地提供了一种实现途径。