片上电磁干扰感应阵列的设计与FPGA验证

测量EMI在片上电源分配网络中的二维分布,对研究集成电路的电磁抗扰性非常重要,能用于验证电磁抗扰模型的正确性。提出的片上电磁干扰感应阵列(OCEMISA)是一种测量EMI在电源分配网络上二维分布的测量方法。OCEMISA包含数个感应单元,在电源分配网络上产生开关噪声作为反馈信号,其频率各不相等,且只受局部电源电压的影响。用频谱分析仪经由电源引脚探测反馈信号,观察其特征频率随EMI的变化,计算感应单元所在位置EMI的电压分量,并采用FPGA验证OCEMISA的基本功能。     

数字IC的射频电磁发射模型建模方法

针对传统方法无法直接得到芯片内核到外部引脚传输路径特性的问题,提出了一种简单有效的数字IC的电磁发射建模方法。该模型由内部活动模型和传输路径模型组成。利用嵌入式环形振荡器的直流响应和外源射频干扰效应,直接测量出芯片内核到外部引脚路径的电压传输率,有效抽取出传输模型结构。利用晶体管级Hspice仿真得到内部活动模型,获得了完整的电磁发射模型。在SMIC 130 nm 工艺的测试芯片上应用该模型,对比模型仿真结果与实物测量结果,验证了该模型建模方法的正确性。该方法可用于系统设计阶段,对数字IC的电磁发射进行预测,使系统能满足电磁发射的要求。     

源端射频干扰下CMOS数字电路的时序失效机理

当前CMOS数字芯片设计流程缺少对电路电磁抗扰性的检验。大幅电磁干扰会导致数字电路出现电路失效,但电路失效的原因以及电路失效与幅度和频率等干扰参数的关系尚不清楚。针对这一问题,详细研究了源端射频干扰下CMOS数字电路的工作状态。通过给出失效与干扰参数的关系的基本理论,得到CMOS数字电路在受扰情况下的失效原因。结果表明,时序错误是大幅电磁干扰引起CMOS电路失效的主要原因。电路失效可通过电路路径延时的漂移和抖动来解释,漂移和抖动与电磁干扰的幅度和频率存在特定关系,因此时序失效是可预测的。基本理论所描述的失效规律可作为EDA工具的原理,用于芯片设计早期阶段对电路的抗扰性检验。     

可扩展毫米波宽带隔离器的便捷设计

针对传统滤波器形状复杂、参数数值奇异、设计繁琐的问题,提出了一种结构简单、易于绘制的宽带隔离器。这种隔离器呈楔形,由外框和内轨组成。每根内轨贡献一个小阻带。隔离器的阻带结构可以由不同位置处的多根内轨组合形成。扩展阻带带宽,增加新阻带,只需增加内轨,而不用重新设计隔离器。使用HFSS电磁场仿真对设计思想进行验证,并就内轨间距、轨线宽度等参数进行了分析。还使用印刷电路工艺,设计了原型隔离器,并进行实测。仿真和实测结果吻合,都具备阻带带宽为10 GHz,相对带宽超40%的宽带效果。它的结构和设计过程简单,可方便地嵌入集成电路芯片电源网中,即使数字工程师也容易掌握。隔离器还具有良好的可扩展性,便于阻带调节。     

低功耗SM4-CCM算法硬件架构设计

物联网已被广泛应用于各行各业。在智慧医疗、智能制造等应用领域,物联网设备采集的数据与用户隐私甚至生命财产安全关系密切。为了保障数据的机密性和完整性,防止数据篡改或泄露,以RFC 8998公布的认证加密算法SM4-CCM为对象,研究和设计了一种低功耗的SM4-CCM算法硬件架构。在TSMC 90nm工艺、1.0V供电电压下的实验结果显示,该设计的功耗仅为1.338mW,面积为31.4K门,而吞吐率达到32.12 Mbps@100MHz。实验结果表明,该设计的功耗、面积、吞吐率等性能指标能够满足物联网数据保护需求。     

一种FPGA芯片在射频干扰下的失效机理

研究了一种Xilinx公司FPGA芯片XC7A200T-2FBG676在射频干扰下的失效机理。通过对该FPGA内核供电引脚注入射频干扰发现,某些频率下,随着干扰强度的增大,FPGA会依次出现三种不同类型的失效,分别为该FPGA的内核失效、I/O失效和配置失效。测试分析和HSPICE仿真表明,内核失效是由于BRAM的逻辑层抗扰性差所致,I/O失效是由于射频干扰下输入/输出信号的同时失真所致,配置失效则是由于配置系统读取错误的配置使能信号所致。研究可为该FPGA芯片或者系统电磁兼容设计以及该FPGA抗扰性检测方案的制定提供指导。     

“数字集成电路设计”课程教学内容的探讨

本文探讨了将专用集成电路设计技术纳入微电子专业数字集成电路本科教学的重要性和可行性.分析了数字集成电路教学的现状,比较了不同数字集成电路课程的教学内容,提出一个以三门课为核心的数字集成电路教学体系.本文重点介绍了新的专用集成电路设计技术课,详细描述了理论部分和实验部分的教学内容及其参考资料,最后给出了课程的实施情况.     

源端射频干扰下SRAM的抗扰性分析

目前已有一些在ESD和电磁干扰下存储器行为的表征研究,但对静态随机存取存储器(SRAM)的连续波抗扰度的频率响应特性的研究很少.文章研究了 SRAM在射频电磁干扰下的失效行为与机理.对SRAM芯片进行射频干扰测试发现,SRAM失效行为与其工作模式相关.使用Hspice进行晶体管级仿真.结果表明,SRAM处于数据保持时,...     

“模拟集成电路”课程教学内容的探讨

本文将"模拟集成电路"课程定位为后端专业课程,提出了从最新科研文献中提取课程内容的方法。本文以代表当今研究前沿的2010年"模拟集成电路"最重要学术会议的论文集为素材,通过分析和总结素材中涉及的概念,得出"模拟集成电路"教学应该覆盖的内容,并将所获得的课程与模拟集成电路界知名大学的现有模拟集成电路教学体系进行了比较。