CMOS光接收机主放大器设计

利用CMOS工艺设计一种用于SDH STM 4速率级(622 Mb/s)光纤用户网的光接收机放大电路。此电路由输入/输出缓冲、主放大单元、偏置补偿电路4部分组成。通过直接耦合技术提高增益,降低功耗;利用有源电感负载提高系统带宽。采用商用SmartSpice电路仿真软件和CSMC HJ 0.6μm工艺参数对该电路进行仿真。结果表明,该电路在5 V工作电压下中频增益为81 dB,3 dB带宽为470 MHz。     

SmartSpice在电路设计中的应用

电路仿真软件的发展提高了电路设计的能力，缩短了设计周期。SmartSpice是Silvaco公司开发的一款多用途的电路仿真软件，他可以在Unix和Windows两种操作系统下工作，还具有多种输入形式和输出形式。介绍了SmartSpice的主要特点及其强大的功能，并以实际电路为例，用SmartSpice进行分析，来说明他在电路分析中的应用。     

0.6μm CMOS 622 Mb/s 1:4分接器芯片设计

采用CSMC-HJ 0.6 μm CMOS工艺设计,可用于光纤通信系统中工作速率为622 Mb/s的1∶4分接器.分析和设计了分接器的系统结构和单元电路,采用SmartSpice进行了仿真.整个电路采用5 V单电源供电,功耗为1.1 W.测试工作速率和各项技术指标达到相应标准.     

"信号与系统"课程教学改革的尝试与思考

随着高校招生规模的扩大和新校区的建立,大班授课和新区教学所产生的问题日渐突出,尤其是师生交流问题.本文介绍了信号与系统课程教学的改革活动,包括增加少量学时的小班课、加强习题课讲授和实践环节的教学等.文中还阐述了对相关问题的思考.     

PN码滑动相关捕获方法的改进

在扩频通信中,PN码的同步一直是研究的重点和难点.同步包括两部分:捕获和跟踪.捕获是实现同步的第一步,为了适应不同的环境,人们研究出了许多捕获的方法,其中,滑动相关捕获法是一种最简单、最实用的方法.针对该方法捕获时间较长的不足,提出了增加一个相位搜索控制器的方法来改进PN码捕获电路.在完全不影响其优点的情况下,缩短了捕获时间,使其捕获时间变为了原来的3/4,在工程中有重要的应用价值.     

用于12.5Gbit/s SerDes系统锁相环倍频器设计

采用0.18μm CMOS工艺设计了一款6.25 GHz锁相环倍频器,该倍频器适用于12.5 Gbit/s半速率复接的串行器/解串器(SerDes)发射系统。该锁相环倍频器不仅为SerDes发射系统提供6.25 GHz的时钟,也为系统提供1.25 GHz占空比1∶4的时钟。设计中鉴频鉴相器采用真单相时钟(TSPC)触发器,电荷泵采用电流舵结构,压控振荡器采用三级双延时环路结构,20分频器中的高速五分频采用源极耦合场效应晶体管逻辑(SCFL)触发器、低速四分频采用TSPC触发器。电路芯片面积为0.492 mm×0.668 mm。测试结果显示,锁相环的锁定范围为4.78～6.6 GHz,在1.8 V电源电压下核心电路的功耗为67.5 mW。当锁相环工作在6.25 GHz时,10 MHz频偏处相位噪声为-98.5 dBc/Hz,峰峰抖动为15 ps,均方根(RMS)抖动为3.5 ps。     

基于QAM载波恢复算法的研究

针对高阶QAM调制解调系统对载波偏移的敏感性问题,采用一种基于导频、扫频环路和载波恢复环路的高阶QAM载波恢复方法。这里设计的扫频环路是由帧检测、扫频、频率校正三个模块组成,载波恢复环路由极性判决算法模块和判决导向模块组成。扫频和极性判决算法都具有较大的频偏捕获能力。两者联合用于载波频偏的捕获阶段,既克服了一般扫频算法残留频偏大的困难,也解决了极性算法可用角点少的问题。     

0.6μm CMOS静态分频器电路设计

分频器目前已经广泛用于光纤通信系统和无线通信系统．本文提出了一个利用0．6μmCMOS工艺实现的1：2静态分频器设计方法。在设计高速分频电路时,由于源极耦合逻辑电路比传统的CMOS静态逻辑电路具有更高的速度,所以我们采用了源极耦合逻辑电路来实现D触发器的设计,并用SmartSpice进行了仿真。测试结果表明．当电源电压为5．0V．输入信号峰峰值为1.6V时。电路可以工作在580MHz、功耗为12mW。本文提出的电路适用于SDH STM-1／4的光纤通信系统。     

基于NIOS Ⅱ的液晶显示器控制研究

NIOSⅡ嵌入式处理器以其设计灵活在嵌入式领域中得到广泛应用.着重介绍嵌入式系统中的液晶显示屏模块.比较NIOSⅡ与ARM嵌入式处理器的特点,以SED1520为例,阐述一种基于NIOSⅡ的液晶显示屏的软硬件控制方法,给出硬件原理图与部分软件代码.该方案能够有效地实现LCD的显示.对于嵌入式系统其他模块的开发具有借鉴意义.     

CMOS工艺复接器模块中选择器的设计

在光纤传输系统中,为了提高信道的利用率,需要用复接器将多路低速信号合成一路高速信号。选择器就是高速复接器模块中的关键部分,选择器的逻辑功能和性能直接影响复接器的工作。由于源极耦合场效应管逻辑(SCFL)电路工作速率高,因此选择器的设计就采用了SCFL电路结构。设计采用全定制的设计方法,在参数调整过程中,采用一种观察分组的新方法,并用SmartSpice进行了仿真,其结果达到了预期的目标。