排序方式: 共有3条查询结果,搜索用时 162 毫秒
1
1.
2.
基于0.13 μm CMOS SOI工艺,设计并实现了一种100 MHz~12 GHz高功率SPDT射频开关。该射频开关为吸收式射频开关,开关支路为串并联的拓扑结构。采用负压偏置设计,减小了插入损耗,提高了隔离度。采用多级开关管堆叠设计,提高了开关的输入1 dB 压缩点。测试结果表明,在100 MHz~12 GHz频率范围内,该射频开关插入损耗小于1.5 dB,隔离度大于31 dB,输入1 dB 压缩点大于40 dBm。芯片尺寸为1.1 mm ×1.1 mm。 相似文献
3.
设计并实现了一种基于65 nm CMOS工艺的低插入损耗大衰减范围的高频超宽带数字步进衰减器。采用桥T型和π型衰减网络的开关内嵌式衰减结构,该结构具有端口匹配好、衰减精度高的特点;采用恒定负压偏置设计,减小了插入损耗,提高了高频超宽带性能;采用高匹配度的衰减位级联设计,实现了大衰减范围下的高精度衰减。经测试,在10 MHz~30 GHz频带范围内最大衰减量为31.5 dB,衰减步进为0.5 dB,参考态插入损耗<3.5 dB,衰减误差均方根值<0.45 dB。芯片总面积为2.30×1.20 mm^(2)。 相似文献
1