一类带有等式约束的动态系统的滤波方法

在动态系统的状态受到约束的时候,传统的卡尔曼滤波器无法直接的应用.本文提出了一种多尺度约束滤波算法来处理一类由等式方程描述的约束问题.通过对系统状态的分块和小波变换,建立一个包含约束条件的新的动态系统,然后对小波系数进行滤波,最后通过重构得到原系统的估计值.新算法的估计过程是实时的,并且具有多尺度分析的能力.利用约束条...     

射频仿真暗室静区性能测量与优化

在评价射频仿真暗室性能的各项指标中以静区反射电平性能最为重要,实际应用中以实测的结果作为评价暗室性能和仿真试验结果评定的依据.研究了针对某特殊静区位置的某射频仿真暗室,阐述了采用自由空间驻波比法进行暗室静区反射电平测试方案,将测试得到的数据与仿真结果进行了相应的比对,重点分析了射频仿真暗室静区性能测试数据与仿真结果存在偏差的主要原因,并有针对性地提出了静区性能改善的几项可行措施,希望能够为国内射频仿真系统设计、建设和改造提供一定的借鉴和帮助.     

阻变存储器外围电路关键技术研究进展

阻变存储器(RRAM)是一种前景非常好的未来通用存储技术,也是当前国际学术界和工业界研究的热点。主要介绍了存储器外围电路的电路设计,并介绍了阻性存储器外围电路,包括验证电路、写电路、参考模块方案和形式、限流等关键技术的原理,重点讨论了提升复位操作速度,改善高阻值离散性,参考方案的设计和参考单元的组成,用限流实现低功耗操作的方法及其发展趋势。     

基于多路实值时延神经网络的大规模MIMO系统发射机射频失真补偿方案

大规模MIMO（Multiple-Input Multiple-Output）系统具有频谱效率高、系统容量大的优势。然而由于发射机射频元件存在着技术、工艺等方面的限制,大规模MIMO系统不可避免地存在着多种射频失真问题,成为制约系统性能的重要瓶颈。本文针对大规模MIMO系统中的功率放大器 (Power Amplifier,PA)非线性、同相/正交 (In-phase/Quadrature,I/Q)支路不平衡、射频链路串扰等多种射频失真问题,提出基于多路实值时延神经网络（Real-Valued Timed-Delay Neural Network, RVTDNN）的大规模MIMO系统发射机射频失真补偿方案。该方案使用多个RVTDNN预失真网络对发射信号进行预处理,补偿发射机的射频不理想特性,提高系统性能。此外,本文还提出了基于量子遗传算法的预失真网络超参数优化方案,与传统的基于遗传算法的网络超参数优化方案相比,该方案在种群数较小时可实现超参数优化,从而降低了算法的时间复杂度。      

BPSK系统对信号载波频率的敏感特性分析

为研究标准BPSK系统对信号载波频率的敏感特性,讨论了当干扰信号的码速小于或等于期望信号的码速时的情况,以及当2个信号的中心频率相同或不同时,频率偏移对误码率的影响。采用数学建模的方法构建期望信号、干扰信号和噪声模型,得出误码条件概率函数,并基于此,研究信号频率偏移量对标准BPSK接收系统的敏感特性。结果表明,当干信比相同时,在相同的频率偏移下,干扰信号的码速越高,其干扰效果越好;在相同干信比下,接收系统的误码率随着频率偏移量的增大而呈现减小的趋势,且其减小的程度呈现周期性的震荡,震荡的周期仅与期望信号的码速有关;在连续波干扰信号频率偏移量周期变化处,不同码速干扰信号的干扰效果相同。     

基于VxWorks系统的端口初始化软件设计

在现代舰船系统设备的通讯系统一般都包括串口、网络和CAN总线通讯方式,但现在舰船由于各信息采集系统的需求及设备限制,通讯系统的组成及通讯协议并不具备统一性,使得通讯系统的初始化工作比较繁琐,系统使用及后期维护成本较高。本设计是基于一定的硬件配置基础,将通讯端口参数通过可视化界面设定后保存并发送至操作系统,通过执行程序接收并设定,具备了不修改硬件的情况下通过操作可视化界面来修改通讯系统的初始化参数。在特定的工作环境下提高了调试工作效率,在某一端口故障的情况下可以及时方便的修改启动备用通道。     

极化对GPS干扰效果影响分析

为获得良好的GPS干扰效果,干扰信号应与GPS接收机天线极化方式相匹配。首先用腔模理论分析了GPS接收机圆极化微带天线各个方向上的场结构,推导出其侧面的极化特性。对干扰信号从不同方向进入GPS接收机天线的干扰效果进行了分析。在此基础上利用镜像原理分析了GPS接收机天线载体对不同极化方式的干扰信号影响。通过试验结果证实了上述分析。最终给出合理的干扰天线极化方式。     

基于WO_x阻变材料的RRAM电路设计

采用HHNEC0.18μm标准CMOS工艺设计实现了多个1kb容量的阻变存储器电路。针对WOx阻变材料的操作特点,提出了可切换的写电路以及自调节的读参考电路,满足了单极(Unipolar)与双极(Bipolar)兼容操作需求的同时提高了读操作的成功率。引入位线限流模块解决了置位(set)过程需要字线限流的问题,进而可以实现包含‘0’和‘1’多位数据的并行写入。芯片采用高低两种电压设计,同时包含多种阵列尺寸结构的对比测试电路。