改进的正弦波拟合法评价数据采集系统通道间延时

针对正弦波拟合法的缺陷,介绍了一种新的方法来评价高速同步数据采集系统通道间延时,即多谐波正弦拟合法。讨论了评价过程的误差来源,同时给出了评价过程的计算机仿真,并比较了两种方法估计正弦信号初相的优劣。仿真结果表明,多谐波正弦拟合法相对于正弦波拟合法有更好的测量精度,并降低了信号源谐波失真及频率误差带来的影响。     

一种用于半并行A/D转换器的比较器设计

简要介绍了半并行结构的A/D转换器原理。针对该结构的A/D转换器,提出了一种能自动校零、迟滞、全差分输入及多级前置放大的比较器。解决了输入失调电压、噪声环境下单转换、电荷注入、带宽、转换速度等问题。给出了应用该比较器的0.6μm CMOS半并行A/D转换器的性能。结果表明,设计的比较器能使丰并行ADC的DNL和INL小于±0.5 LSB,SNR大于48dB。     

数字电视条件接收系统的研究

条件接收系统是数字电视的关键部分,也是密码学的一种应用.从密码学的角度及信息安全的角度对数字电视条件接收系统进行了分析.     

改进的正弦波拟合法评价数据采集系统通道问延时

针对正弦波拟合法的缺陷,介绍了一种新的方法来评价高速同步数据采集系统通道间延时,即多谐波正弦拟合法.讨论了评价过程的误差来源,同时给出了评价过程的计算机仿真,并比较了两种方法估计正弦信号初相的优劣.仿真结果表明,多谐波正弦拟合法相对于正弦波拟合法有更好的测量精度,并降低了信号源谐波失真及频率误差带来的影响.     

基于最优变换和聚类中心的雷达目标成像识别

提出了一种基于最优变换和聚类中心的雷达目标成像识别方法。该方法利用一种最优变换减少同类之间差异以及通过在子像空间选定一组最优聚类中心来增大异类之间差异，提高雷达目标识别率。仿真实验结果表明了该方法的有效性。     

基于铕离子-四环素-草甘膦荧光增强体系结合分子印迹固相萃取测定环境样品中草甘膦的残留量

提出了基于铕离子-四环素-草甘膦荧光增强体系结合分子印迹固相萃取测定环境样品中草甘膦残留量的方法。以正硅酸乙酯为溶胶-凝胶功能单体,在pH 1.0的硅溶胶-凝胶体系中制备了草甘膦分子印迹固相萃取膜,用于环境水和土壤样品的前处理。将前处理后的样品溶液与1.5×10^-2 mol·L^-1 EuCl₃溶液、3.0×10^-3 mol·L^-1四环素溶液和100 mmol·L^-1硼酸盐缓冲溶液(pH 10.0)按照一定比例混合,静置反应3 min;以403 nm为激发波长,根据体系在615 nm发射波长处的荧光强度增加值ΔF计算草甘膦的含量。结果表明：在较强碱性条件下,草甘膦的加入使体系在615 nm处的荧光强度显著增强;草甘膦浓度的对数在5.0×10^-8～1.5×10^-4 mol·L^-1内与体系ΔF值呈线性关系,检出限(3s/k)为1.0×10^-8 mol·L^-1     

随机运动误差对双基地SAR的分辨率影响

 根据双基地SAR(Synthetic Aperture Radar)的随机运动误差特性,分析了由随机运动误差引起的相位误差对双基地SAR系统的分辨率影响.推导了在零均值运动误差下的均方根分辨率解析表达式.结合此表达式,确定了存在随机运动误差的系统中,选择高斯函数可以作为系统的最优加权函数以获得最优均方根分辨率,并推导了最优均方根分辨率的闭式解表达式.仿真结果验证了闭式解的有效性.     

一种全MOS型超低功耗基准电压源设计

在0.18 μm标准CMOS工艺模型下,利用亚阈值MOS管以及深线性区MOS管的特性,设计了一种全MOS型基准电压源。该基准源不使用电阻,具有超低功耗、低温度系数的特点,并且可在电源电压低于1 V的情况下正常工作。当电源电压为1.2 V,温度范围为-55 ℃~125 ℃,该基准源的温度系数为2.67×10-5/℃,电源抑制比为-45.42 dB@100 Hz,功耗为105.96 nW。     

一种用于高速高精度A/D转换器的时钟稳定电路

设计了一种完全满足高速高精度流水线A/D转换器的时钟稳定电路.通过在延迟环路中加入启动电路,使环路能在小于300 ns内快速锁定占空比,锁定精度为50%±1%.拥有20%～80%的占空比输入,且能很好地抑制外部时钟抖动,时钟抖动小于100 fs.电路采用0.35 μm工艺制作,芯片面积为0.5 mm×0.3 mm,在3.3 V电源电压下,功耗小于78 mW.     

An ultra high-speed 8-bit timing interleave folding＆interpolating analog-to-digital converter with digital foreground calibration technology

A 2-Gsample/s 8-b analog-to-digital converter in 0.35μm BiCMOS process technology is presented. The ADC uses the unique folding and interpolating algorithm and dual-channel timing interleave multiplexing technology to achieve a sampling rate of 2 GSPS.Digital calibration technology is used for the offset and gain corrections of the S/H circuit,the offset correction of preamplifier,and the gain and clock phase corrections between channels.As a result of testing,the ADC achieves 7.32 ENOB at an analog input of 484 MHz and 7.1 ENOB at Nyquist input after the chip is self-corrected.