铁电电容模型及其在铁电存储器中的应用

近年来,集成铁电学（integrated ferroelectrics)迅速发展。铁电体是一种特殊的电介质,在不存在外场的情况下,它仍然可以保持一个自发的极化强度。其极化方向在外电场的作用下可以发生反转,表现出特殊的非线性介电行为,即电滞回线。文章讨论了铁电电容模型的SPICE实现。首先介绍电容模型的实现,然后结合2T－2C铁电存储单元的工作原理,验证了该模型。最后,给出了一个完整的32位铁电存储器的电路仿真结果。该结果可以非常容易地推广到更大容量的铁电存储器中。     

新型铁电不挥发性逻辑电路的分析和实现

提出了一种利用与CMOS工艺相容的铁电薄膜来实现使一般逻辑电路成为非挥发性的新技术.通过电路模拟及对锁存器和触发器实验电路进行测试,表明逻辑集成电路的铁电锁存新技术是切实可行的.     

一种4k位串行铁电不挥发存储器的VLSI实现

文章提出了一个基于VLSI的4k位串行铁电不挥发存储器的实现方案。该电路采用2T－2C的存储单元设计,针对铁电电容的读出和写入的电流电压特性设计了相应的读写时序,给出了状态机的描述和相应的电路实现。该电路与通用的E^2PROM 24C04在接口、电学特性上完全兼容,可以在24C04的电路应用中直接代替之。     

新型铁电不挥发性逻辑电路的分析和实现

提出了一种利用与CMOS工艺相容的铁电薄膜来实现使一般逻辑电路成为非挥发性的新技术.通过电路模拟及对锁存器和触发器实验电路进行测试,表明逻辑集成电路的铁电锁存新技术是切实可行的.     

用于MFIS的铁电薄膜刻蚀技术研究

制备ＭＦＩＳ存储器的铁电薄膜一般选用抗疲劳特性好的ＳＢＴ铁电薄膜,介质层一般选用ＺｒＯ２作为阻挡层,以克服电荷注入效应,改进器件的性能。在ＭＦＩＳ研制中,ＳＢＴ薄膜和ＺｒＯ２薄膜的刻蚀是关键工艺之一。研究了用ＳＦ６和Ａｒ作为反应气体刻蚀ＳＨＢＴ及ＺｒＯ２薄膜的方法,对不同条件下ＳＢＴ和ＺｒＯ２的刻蚀速率进行了实验研究和讨论、分析,得到了刻蚀ＳＢＴ及ＺｒＯ２的优化工艺条件。     

MFIS结构的C-V特性

研究了运用SOL-GEL方法制备的Au/PZT(铅锆钛)/ZrO2/Si结构电容即MFIS(Metal/Ferroelectr c/Irsulator/Semiconductor)电容的方法,并对其进行了SEM、C-V特性测试及ZrO2介质层介电常数分析.研究了C-V存储窗口(Memory WindoW)电压与铁电薄膜和介质层厚度比的关系,得出MFIS电容结构中最佳铁电薄膜和介质层厚度比为7 10左右,在外加电压5V-+5V时存储窗口可达2.52V左右.     

MFIS结构的C-V特性

研究了运用SOL-GEL方法制备的Au/PZT(铅锆钛)/ZrO2/Si结构电容即 MFIS(Metal/Ferroelectric /Insulator/Semiconductor)电容的方法,并对其进行了SEM、C- V特性测试及ZrO2介质层介电常数分析 .研究了C-V存储窗口(Memory Window)电压与铁电薄膜和介质层厚度比的关系,得出MFIS电容结构中最佳铁电薄膜和介质层厚度比为7～10左右 ,在外加电压-5V～+5V时存储窗口可达2.52 V左右 .