Flash器件中氧化硅/氮化硅/氧化硅的特性

对普遍采用的氧化硅/氮化硅/氧化硅( ONO)三层复合结构介质层的制备工艺及特性进行了研究分析,研究了ONO的漏电特性以及顶氧( top oxide)和底氧( bottom oxide)的厚度对ONO层漏电的影响.结果表明,采用较薄的底氧和较厚的顶氧,既能保证较高的临界电场强度,又能获得较薄的等效氧化层厚度,提高耦合率,降低编程电压.     

带FPGA的PCI接口应用

文章介绍了一种带FPGA的PCI接口的应用及设计方法。该方法将PCI接口和PCI用户逻辑集成在一片FPGA里，可以对整个逻辑进行仿真测试，大大缩短了开发周期，提高了系统集成度和性能。文章重点叙述了Quicklogic公司提供的32wug TARGET接口芯片QL5030的原理和结构，分析了时序设计要点，给出了典型应用的逻辑框图和注意事项。     

电子回旋共振离子源（ECR）述评

本文论证了电子回旋共振离子源(ECR)的工作原理及其特点,介绍了ECR的历史现状及其发展前景。     

GPS手机芯片厂商任重道远

基于GPS的定位服务已经在人们的生活中得以实现,并且正在不断拓展.但是在终端产品方面,虽然市场上提供GPS相关产品的系统厂商相当多,但在关键零组件或模块上,仍存在相当大的门坎,能提供同时满足成本与功能需求的厂商仍屈指可数,以下介绍市场上三家主要的厂商.     

CF4预处理后热生长薄栅氧漏电流及势垒研究

嵌入式Flash Memory要求低的工作电压．采用反应离子刻蚀技术，用CF4气体在低功率下对硅片做预处理，再热生长薄氧化层，从而在氧化层中引入F，降低氧化层势垒:势垒高度从3.05eV降低到2.5eV，隧穿电流增加，从而可以在低压下提高Flash Memory的编程效率．     

面向"信息化"的自动化专业教学体系改革与实践

介绍了西安交通大学自动化专业的教学现状，对自动化专业存在的问题进行了深入研究分析。提出对自动化专业的学生，应具有很高的信息获取、信息传递、信息处理和信息利用等方面的能力。在此基础上，提出了新的教学计划、课程体系和实验建设方案。此项工作建立在陕西省教改项目和我校行动计划建设项目研究工作的基础之上。论文还简单介绍了实验建设的进展情况。     

新的非平面Flash Memory结构

提出了一种为在低压下工作的具有较快编程速度的新的非平面的flash memory单元结构,该结构采用简单的叠栅结构并只需增加一步光刻制做出这一新的沟道结构.对于栅长为1.2μm flash单元,获得了在Vg＝15V,Vd＝5V条件下编程时间为42μs,在Vg＝-5V,Vs＝8V条件下的擦除时间为24ms的高性能flash单元,这一新结构的编程速度比普通平面型快闪存储器要快很多.这种新结构flash单元在高速应用场合下具有很好的应用前景.     

一种硅基MEMS微波SIR交指带通滤波器

基于7阶SIR交指结构滤波器,提出了一种基于硅MEMS技术的微波S波段交指带通滤波器。不仅保留了交指结构的高通带选择性,而且可以通过调整SIR的阻抗比和电长度比来实现宽阻带。采用MEMS工艺,在双层高电阻率的硅片上完成了滤波器的制作和自封装,它具有体积小、损耗低的优点。仿真结果表明,该滤波器在中心频率2.35 GHz处的相对带宽为30%,带内插损小于1.5 dB,回波损耗大于15 dB,在频率f0±0.8 GHz处的阻带抑制比大于50 dB。该交指带通滤波器的体积仅为(11×7×0.8)mm³。     

功率型LED模组基板横/纵向散热性能研究

为了研究LED模组的散热性能,对其基板的横向和纵向散热性能进行了对比研究。首先建立加快基板横向和纵向散热性能的有限元模型,即在基板上覆盖高导热层和基板内添加高热导率热沉结构。并运用有限元(FEM)分析方法对两种基板的散热效果以及基板和LED芯片温度分布的均匀性进行了对比分析。最后,对于基板上覆盖高导热层的结构,结合实际工艺和散热性能的考虑,进一步优化了高导热层的厚度。     

Fabrication of a 100%fill-factor silicon microlens array

正A simple method has been developed for the fabrication of a silicon microlens array with a 100%fill factor and a smooth configuration.The microlens array is fabricated by using the processes of photoresist(SU8- 2005) spin coating,thermal reflow,thermal treatment and reactive ion etching(RIE).First,a photoresist microlens array on a single-polished silicon substrate is fabricated by both thermal reflow and thermal treatment technologies. A typical microlens has a square bottom with size of 25μm,and the distance between every two adjacent microlenses is 5μm.Secondly,the photoresist microlens array is transferred to the silicon substrate by RIE to fabricate the silicon microlens array.Experimental results reveal that the silicon microlens array could be formed by adjusting the quantities of the reactive ion gases of SF_6 and O_2 to proper values.In this paper,the quantities of SF_6 and O_2 are 60 sccm and 50 sccm,respectively,the corresponding etch ratio of the photoresist and the silicon substrate is 1 to 1.44.The bottom size and height of a typical silicon microlens are 30.1μm and 3μm,respectively. The focal lengths of the microlenses ranged from 15.4 to 16.6μm.