减小CMOS电路同步开关噪声的设计方法探讨

随着集成电路的快速发展，同步开关噪声对系统电学性能的影响越来越大。本文介绍了一种减少同步开关噪声的设计方法，即基于对同步开关噪声简化模型的分析，采取先去除直通电流再降低输出级的电压变化率方法减小同步开关噪声，并通过时序控制逻辑电路和可控电压变化率电路来实现。     

CMOS电路同步开关噪声的分析和仿真

目前,集成电路正向着高速集成度方向发展,但受到封装如DIP、TSOP、BGA等上寄生电感的作用,同步开关噪声影响越来越大。本文对一个简化的同步开关噪声电路模型进行了理论分析,从而得出通过调整开关上升时间等方法,可以有效降低地弹噪声,降低幅度可达到80％以上。