MP3音频解码速度优化

MP3采用MPEG-1 LayerIII层标准压缩编码格式,压缩率很高,失真也较小,算法也较为复杂.就MP3解码过程中,针对各解码模块的特点,通过浮点转定点运算、分段拟合、查找表等方法,对解码复杂度较高的模块进行算法优化,并且在16位定点DSP芯片实现,优化后解码每帧音频格式的指令数降到最初的1/ 20.     

一种基于可配置随机测试生成的多核验证方法

多核设计规模和复杂度的不断提高,使功能验证变得越来越具挑战性.通过分析基于模拟仿真的多核验证方法,提出了一种基于可配置随机测试生成的多核cache一致性验证方法.该方法以随机测试生成为基础,通过配置随机生成参数来产生特定结构的多核验证指令流.此指令流的特点是,通过内存地址访问约束和多核同步操作的设置,来达成多核系统执行顺序的准确预测,进而通过自检测指令组的配置来完成自动快速结果比较.实验结果表明,该方法对多核一致性的验证是高效的.     

面向LTE-A的高性能低复杂度数字前端滤波器

LTE-A(Long Term Evolution-Advanced)以其优异的性能,成为未来4G的通信标准.然而LTE-A指标要求数字前端滤波器不仅要有很窄的过渡带,还要有很低的通带纹波,使数字前端滤波器的复杂度显著提升.采用基于频率屏蔽响应技术的FRM(frequency-response masking)滤波器,通过对其插值因子、滤波长度和纹波幅度的优化,实现了满足LTE-A性能的低复杂度前端数字滤波器.仿真结果表明,在LTE-A标准下,当带宽为1.4MHz、3MHz、5MHz、10MHz、15MHz和20MHz时,FRM滤波器的复杂度分别为68、79、87、87、87和87.与传统FIR滤波器相比,此FRM滤波器复杂度降低约50%,性能也优于FIR滤波器.     

空间矢量脉冲宽度调制算法的优化

在传统的SVPWM算法的基础上,对计算量大的环节——扇区判断环节、电压矢量作用时间求解环节进行改进,并且使用可以通过估计得到的角度值进行计算,避免了传统方法中的坐标变换、三角函数求解、反三角函数求解以及矢量分解等计算过程．文中提出的算法在matlab／simulink仿真环境下进行了仿真和验证,证明了该算法的正确性．     

基于性能匹配的SoC自适应电压调节系统

SoC在不同应用场景的频率不同,导致关键路径的时序余量会有较大的差异,在芯片设计阶段,为了保证芯片最坏情况下依然能够正常运行,增加了较大的电压余量,所以固定电压供电会造成不必要的功耗损失.基于最大程度节约功耗的需求,介绍了一种基于线下校准和延时链实时监测的自适应电压调节系统,实时监测电路时序,结合数字低压差线性稳压器(...     

整型2D-IDCT算法的优化与实现

基于DSP平台,针对2D-IDCT运算复杂的特点,对8×8整型离散余弦变换(DCT)正反变换算法进行优化,在运算精度上提出改进,得到最佳参数参与运算,运算结果符合IEEE Standard 1180-1990标准要求.在此标准基础上利用DSP平台特性,在实现上进行多级优化并采用并行流水线结构,使一次IDCT计算耗时在140个周期内.     

基于DSP的低复杂度数字电视接收机频域均衡器

基于DSP的数字电视频域均衡需要大量的复数除法,给接收机的实现带来了巨大的困难。对此提出了一种基于DSP低复杂度的,兼容单、多载波的DTMB接收机频域均衡器。该均衡器先将复数除法转换为实数除法,再对除数进行PCM A-Law和μ-Law压缩编码,然后以压缩编码后的码字作为索引进行查表,得到除数的倒数,最后通过乘法实现频域均衡器。仿真结果表明,提出的基于DSP的频域均衡方法,存储空间较少,消耗的指令周期数较少,运算速度快,同时性能较高。     

一种适用于多核DSP片外扩展的网络接口的设计

分析了RapidIO在多核DSP互连应用中的优势,提出了一种针对多核DSP应用的可扩展的片上网络互连结构.设计并实现了一种兼容RapidIO协议的网络接口体系结构,建立了网络接口的功能仿真模型,并在此基础上评估了网络接口的吞吐量和附加延时.     

一种基于LDGM码的有损信息压缩方法

利用多边缘二分图代替传统的三分图,实现对低密度生成矩阵码（Low density generator matrix codes,LDGM码）的描述。基于多边缘二分图,提出多边缘置信度传播算法和滤波衰减消解方法,实现基于LDGM码的二进制信息压缩编码。仿真结果表明,该算法具有近香农限的压缩性能,并具有较低的复杂度。     

基于DSP的H.264/AVC解码器运动补偿模块的优化

针对H.264/AVC解码器中运动补偿模块存取密集、计算复杂度高的特点,对参考数据读取方式和亚像素插值计算进行了一系列优化,提出了运动补偿参考数据读入的并行机制和亚像素插值的优化算法.在不降低图像质量的前提下,大大提高了解码速度,TI DM642DSP平台下仿真结果表明优化后的运动补偿模块的计算速度提高为原来的19倍.