应用于VLSI的PSSWS-LDD MOSFET优化工艺研究

提出实现VLSI的PSSWS(Poly Silicon Side Wall Spacer)—LDD(Lightly DopedDrain)结构,研究了它的形成工艺,获得多晶侧壁形成的优化工艺条件,制作出亚微米有效沟道长度的LDD NMOSFET。在器件性能研究和计算机模拟的基础上,得到PSSWS—LDDMOSFET的优化工艺实现条件;此条件下实现的有效沟道长为0.8μm的PSSWS—LDDNMOSFET,源漏击穿电压达20V,常规器件的小于16V;衬底电流较常规器件的减小约二个数量级。利用此优化条件,研制出高性能的1μm沟道长度的CMOS CD4007电路,2μm沟道长的21级CMOS环振,LSI CMOS 2.5μm沟道长度的门阵列电路GA 300 5SD。结果表明:PSSWS—LDD MOSFET性能衰退小,速度快,可靠性高,适用于VLSI的制造。     

MOSFET的低温(77°K)电离辐照特性

本文采用MOSFET的亚阈外推测量技术,研究MOSFET在低温(77°K),~(60)Coγ射线辐照下,辐照感生氧化层电荷和界面态。在77°K辐照下,n沟道MOSFET辐照感生氧化层电荷比室温更加明显。77°K时,辐照感生界面态的增加是室温辐照下的20％左右。p沟MOSFET在77°K辐照下,处于截止偏置的退化大于导通偏置。导通偏置辐照时,未观察到界面态的产生。     

高压编移栅P沟MOSFET的电离辐照性能研究

详细研究了高压偏移栅Ｐ沟ＭＯＳＦＥＴ在Ｃｏ６０－γ，辐照下击穿电压随辐照剂量的变化关系．结果表明：击穿电压的辐照剂量响应与漂移区杂质面密度、漂移区长度、场板长度以及漏区结构有关．另外，γ辐照导致导通电阻增加．结果证实了我们以前提出的电离辐照引起击穿电压变化的机制．对实验现象给出了比较圆满的解释．结论对研制电离辐射加固高压偏移栅Ｐ沟ＭＯＳＦＥＴ具有重要的指导作用．     

反应离子刻蚀用于实现VLSI的多晶侧壁LDD MOSFET工艺优化研究

本文提出了采用多晶侧壁(PSSWS:Poly-Silicon Side-Wall Spacer)实现LDD MOSFET.研究了反应离子刻蚀(RIE)多晶硅的速率、各向异性性,对SiO_2、负胶的选择比,以及刻蚀的均匀性、过腐蚀度、负载效应等与刻蚀条件(包括气体、气体组分、流量、压力、射频功率、温度等)的关系.在此基础上,结合LDD MOSFET对侧壁宽度、可控性及重复性的要求,对反应离子刻蚀法实现PSSWS-LDD进行优化,获得了优化工艺条件.     

LDD-CMOS高速门阵列电路的研制

<正> 一、引言 在VLSI时代,传统的设计方法已无法满足众多品种电路的需要和设计时间短促的要求。因此,出现了一些新的设计方法:(1)可编程逻辑阵列(PLA)法,(2)全定制设计法,(3)半定制设计法。半专用设计法兼顾了IC工艺设计要求的特点,又照顾了不同用户对功能的要求,加上CAD技术在IC中的应用,使半专用IC研制周期短、费用低或很快占据市场,使当今社会成为半专用电路时代。