基于混合图的总体布线调整

本文提出了一种基于混合图的总体布线调整方法。混合图是对表示布局的有向图进行一系列精确的顶点分解而产生的。用得到的图模型来表示总体布线信息,从而可以在总体布局优化的同时估计布线对芯片面积的影响,并对总体布线进行调整。由于总体布线是自动更新的,所以布局同时随着布线的调整和模块的移动而改进。本文还提出了多种瓶颈的概念和瓶颈间走线随模块旋转而变化的规律。最后给出的实验结果表明,这种算法在减小芯片面积上获得比较好的结果。     

VLSI中双层布线导孔数的优化算法

在超大规模集成电路的设计中,通常需要尽可能地减少布线时产生的导孔,因为导孔数是影响集成电路成品率、可靠性及各种电性能的重要因素.本文的工作是解决VLSI双层金属布线的导孔数优化问题.实际的布线根据其拓扑特性和电连通性等效为带权的图.将这种方法推广到三联和四联导孔的情形,并引入了添加冗余导孔的方法以进一步减少导孔的数目.最后给出了对变权图求最大偶子图的算法,以便对三联及四联情形的导孔进行优化.算法实现后试算的实例表明一般能减少30％-50％的导孔.     

BBL布局调整的极图模型

<正> BBL的布局问题已作过许多研究,但很多布局方法对结果缺乏预计,使最终布局与便利于布线的目标不一定吻合,因而布局调整已成为布局设计中的一种重要手段。本文提出了一种基于极图分解的布局调整方法,分解后的无向(可标向)边代表积木块之间的对角瓶颈,其中走线所占的空间以边权重值来表示;四边瓶颈的大小以有向边(固定标向边)的权重表示。极图分解是在原来Floor—P1an图的基础上进行的。由初始布局得到Floor—P1an图,图中每一条边均表示两个矩形区域相邻的边界,这条边的长度⊿_(iJ),也即这两个区域(记为