SOG局部平坦化技术研究

本文对于广泛应用于亚微米集成电路制造多层互连工艺的局部平坦化技术——SOG 平坦化技术,从 SOG 材料及设备,SOG 的涂布、烘焙、固化工艺以及 SOG 工艺集成等多个角度进行了研究,此项技术已经用于 C05电路的工艺流片。     

多层金属化中的钨插塞技术

本文介绍了亚微米ULSI工艺中，采用钨插塞（Tungsten Plug)制作接触孔与通孔的技术，对于WCVD、W Etchback及其常见工艺问题作了一些分析，此项技术已经用于C05电路的工艺流片。     

低碰撞能下Li+HF(v=0－3，j=0－40)→LiF+H反应的立体动力学研究

基于2003年势能面,运用准经典轨线法(QCT)研究Li+HF→LiF+H反应立体动力学.探究较低碰撞能(1.15 kcal·mol-1-5.00 kcal·mol-1)下碰撞能、振转激发对极化微分反应截面(PDDCSs)和三矢量相关的P(θr,r)分布函数的影响,将积分散射截面与已有的理论及实验结果比较.结果显示,在较低碰撞能下碰撞能、振转激发对极化微分散射截面和三矢量相关的P(θr,r)分布函数有影响,但振转激发对极化微分反应截面和P(θr,r)分布的影响更大,碰撞能的增加使产物转动角动量后向散射的极化强度增大.在计算的能量范围内积分散射截面与其它的理论及实验结果符合较好.     

CMOS工艺制备的高压PMOSFET温度特性研究

采用Cascade探针台与Agilent 4155B参数测试仪测试采用1.5μmP阱单层多晶单层金属CMOS工艺制作的宽长比为50∶4的高压PMOSFET在不同温度下(27°C～200°C)的器件特性,包括漏电流I_(DS)、阈值电压V_T、栅跨导gm的温度特性,并与常压PMOSFET温度特性比较,推导阈值电压值与温度的简单关系。     

一款异步256kB SRAM的设计

在集成电路设计制造水平不断提高的今天,SRAM存储器不断朝着大容量、高速度、低功耗的方向发展。文章提出了一款异步256kB(256k×1)SRAM的设计,该存储器采用了六管CMOS存储单元、锁存器型灵敏放大器、ATD电路,采用0.5μm体硅CMOS工艺,数据存取时间为12ns。     

UART波特率发生电路设计

设计了一种基于"ATD+迭代法"的UART波特率发生电路。波特率发生电路中的ATD电路用于监测串行数据的变化,并在串行数据的边沿(上升沿或下降沿)输出低电平信号。波特率探测电路对ATD电路的输出信号的低电平和高电平分别进行计数,该计数值和保持寄存器中存储的最小值比较,若前者小于后者,则保存寄存器中的最小值被该计数值取代,若前者大于后者,则保存寄存器中的最小值不变。经过一段时间比较迭代,最终得到设计需要的最小值,从而通过波特率发生器正确地输出串行数据的波特率。     

采用外接恒流源对注入机进行剂量校准

本文作者采用KEITHLEY220型可编程电流源对半导体生产中的关键工艺设备EATONNV6200A进行剂量校准，确保离子注入设备的精确计量，本文对于测试原理及校准过程作了详细论述，目前这一监控手段已用于实际生产，对工艺参数控制有一定的指导意义。     

WSix复合栅薄膜工艺开发

本文对CVD WSix制造设备及工艺进行了详细的描述,以大量的实验数据为依据,开发出适合本科研生产线WSix复合栅薄膜的工艺标准。     

与常规CMOS工艺兼容的高压PMOS器件设计与应用

采用常规P阱CMOS工艺,实现了与CMOS工艺兼容的高压PMOS器件。制作的器件,其击穿电压为55 V,阈值电压0.92 V,驱动电流25 mA。对所设计的CMOS兼容高压PMOS器件的制造工艺、器件结构和测试等方面进行了阐述。该器件已成功应用于VFD平板显示系列电路。